集益威半导体2027届校招岗位

工作职责： 1、配合模拟电路设计工程师,实现模拟版图设计,优化版图确保电路性能； 2、熟悉Foundry提供的工艺流程和设计规则，理解所用工艺的特点和基本器件结构； 3、流片版图数据验证，版图review，设计文档撰写等 任职资格: 1、27届本科及以上学历毕业生，微电子、集成电路等相关专业 ； 2、了解电

本科 · 查看完整岗位与申请入口 →

工作内容： 1、负责优化提升高速serdes系统性能和可靠性、参与问题定位 2、负责制定高速serdes系统验证策略，对芯片测试进行必要指导 3、负责优化提升高速serdes系统性能和可靠性、参与问题定位 能力需求： 1、电子、微电子、自动化、通信等相关专业硕士及以上学历 2、具备SI/PI相关理论基础(传

硕士 · 查看完整岗位与申请入口 →

岗位职责 1. 参与 SI/PI 仿真分析（含芯片/封装/PCB级），协助输出解决方案； 2. 协助高速接口、IO、封装、PCB链路的基础分析（阻抗/时序/串扰/电源噪声）； 3. 使用 HFSS、Sigrity、ADS 等工具完成建模与仿真，撰写报告； 4. 配合仿真数据处理与批处理工作（Matlab/Pyt

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责： 1、负责物理层芯片固件、SDK 功能测试，设计完整测试用例，验证相关功能完整性、稳定性等； 2、基于 C/Python 编写自动化测试脚本，搭建自动化测试环境，实现芯片寄存器、物理层功能自动化回归测试； 3、参与测试 GUI 工具开发、功能验证，测试自研测试工具可用性、兼容性，优化测试操作流程，提升测

本科 · 查看完整岗位与申请入口 →

岗位职责： 1、参与数字芯片前端验证流程，根据芯片规格说明书制定验证计划； 2、搭建基于UVM/SystemVerilog的验证环境，编写并维护测试用例，包含前仿，后仿，混仿； 3、执行回归测试，收集并分析覆盖率，定位并协助解决设计缺陷； 4、与架构师、RTL设计工程师及后端团队紧密协作，确保芯片功能正确性及性

硕士 · 查看完整岗位与申请入口 →

岗位职责： 1、参与高速 SerDes IP 的设计与验证 负责 32G/56G/112G/224G SerDes 中模拟前端电路设计 包括AFE(CTLE)、DFE、CDR、PLL 等关键模块 2、参与高速 ADC/DAC 的架构与电路设计 研究并实现 10GS/s 以上高速、高精度数据转换器 包括电流舵

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责： 1、高速互联芯片设计和实现工作； 2、配合架构师完成芯片的顶层架构设计及子系统架构设计； 3、负责芯片级前端设计工作，包括时钟，复位，低功耗，总线，芯片总体集成； 4、完成技术可行性和PPA分析； 5、负责芯片前端flow，交付质量可靠的Netlist给后端； 6、配合验证组完成SOC功能性能以

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责： 1、根据项目的具体需求以及系统指标，开展时钟电路的模块设计与方案规划工作； 2、开发涵盖并不局限于VCO、PLL、时钟分频器、时钟buf，PI，CDR等关键时钟电路，通过优化电路性能来保障时钟信号的稳定性和准确性； 3、与数字电路设计团队保持紧密且高效的协作，完成时钟电路与数字电路的接口设计以及协同验

硕士 · 查看完整岗位与申请入口 →

岗位职责： 1、根据算法设计要求及架构设计要求，负责完成通信芯片数字前端的RTL设计实现，并协助逻辑综合、形式验证、STA时序、功耗分析、DFT等数字设计与分析验证； 2、协助验证工程师完成芯片的验证与调试； 3、协助测试工程师完成芯片的测试与调试。 任职资格： 1、硕士及以上学历，微电子、电子工程类、通信类

硕士 · 查看完整岗位与申请入口 →

岗位职责： 您将在一个快节奏的环境中工作，负责开发用于智能和自动驾驶汽车应用的物理层/混合信号以太网SoC。作为数字设计工程师， 您将在微架构、RTL编码、验证、综合、时序收敛、IP集成等一个或多个领域为团队做出贡献。您将支持芯片的后续调试工作。在开发过程中，您将与其他职能部门（例如模拟电路、DSP、系统、布局布线、

硕士 · 查看完整岗位与申请入口 →

岗位职责： 1、参与包括SerDes、Data converter、Clock、Sensor、Amplifier、Reference、Regulator等各类模拟/数模混合电路设计； 2、工作职责包括上述电路模块的设计与性能优化； 3、进行多级设计验证和设计质量/完整性检查； 4、配合版图设计人员完成电路实现并

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责： 基于国内外最先进的工艺制程，完成公司高速互联芯片和IP的物理设计与实现(Netlist to GDSII)，以及流程开发。包括： 1、芯片布局规划，从顶层设计到底层模块的划分，模块自动布局布线； 2、电源/时钟分布和签核； 3、静态时序/功耗/面积/可制造性/可靠性分析及优化； 4、物理验证；

本科 · 查看完整岗位与申请入口 →

岗位职责： 1、参与物理层芯片的 C 语言开发工作，配合完成芯片底层功能实现； 2、协助开发芯片配套 SDK 软件，支撑客户实际应用需求； 3、用英语撰写软件使用手册、技术文档，保证文档的规范性和可读性； 4、与数字、模拟芯片设计工程师跨岗位沟通，协同推进芯片功能落地与问题解决； 5、基于 C/Python

本科 · 查看完整岗位与申请入口 →

职位描述： 这个职位，你将成为在客户苛刻的环境中成功部署以太网解/PCIE决方案所依赖的技术专家。 你将与CSP、一流的芯片设计公司和OEM一起应对复杂的物理层挑战，提供技术支持，并确保产品的集成。 你的工作会可以影响我们改进产品，满足市场需求。 在这个职位，你可以将可以有机会将以太网/PCIE和物理层等专业知

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责： 1、针对高速SerDes系统中的高频损伤、低频损伤、时钟抖动等信道损伤，设计相对应的DSP补偿算法，包括算法浮点验证、选型，定点化设计及相关设计文档的撰写等； 2、开发用于SerDes系统仿真和验证的 MATLAB/Python/C++系统模型，帮助评估系统性能，并追踪协议标准、进行指标分解； 3、深

硕士 · 查看完整岗位与申请入口 →

岗位职责： 1、实现模拟电路功能建模，包括但不限于SerDes电路，锁相环及其他模拟电路； 2、协助数字验证团队完成仿真环境搭建、模型仿真及问题定位； 3、协助数字模拟混合信号仿真团队完成混合信号验证及问题定位。 任职资格： 1、集成电路、电子、电气、自动化等相关专业硕士及以上学历； 2、熟悉数字电路设计和

硕士 · 查看完整岗位与申请入口 →