让 AI 辅助填写这个岗位的官网网申

使用同一份求职档案填写教育、实习与项目经历；登录、验证码和缺失信息由你处理，最终提交前请本人核对确认。

当前公开岗位库收录集益威半导体 16 个在招校招岗位。岗位数量与状态以企业官网为准。

是否提交成功以企业官网回执或申请记录为准。

岗位描述

岗位职责：

1、针对高速SerDes系统中的高频损伤、低频损伤、时钟抖动等信道损伤，设计相对应的DSP补偿算法，包括算法浮点验证、选型，定点化设计及相关设计文档的撰写等；

2、开发用于SerDes系统仿真和验证的 MATLAB/Python/C++系统模型，帮助评估系统性能，并追踪协议标准、进行指标分解；

3、深入理解 CDR、FFE、DFE、MLSD等算法原理，并编写相关代码进行实现；

4、与RTL数字设计团队紧密合作，参与算法性能、功耗、面积优化的迭代，配合完成算法代码与RTL电路的bit级比对；

5、与模拟设计工程师、数字设计工程师和系统验证团队协同，完成 SerDes 顶层架构定义及算法方案；

6、芯片回片后，参与实验室调试，将仿真结果与测试结果进行关联验证，通过对实测信号进行分析，协助问题定位。

任职资格：

1、通信工程、电子信息、应用数学或相关专业硕士及以上学历，博士优先；

2、熟悉PAM4/NRZ等调制格式，包括编码、眼图分析、BER计算等；深入理解 CDR、FFE、DFE、MLSD等DSP算法的原理，并有相关代码实现经验；

3、精通 MATLAB/Python，具备扎实的编程基础和系统建模能力；

4、熟悉各类信道损伤的建模分析方法，包括获取信道脉冲响应、频谱响应、SNR计算等；了解光/电器件工作原理，有相关器件建模经验者优先；

5、掌握通信原理和数字信号处理核心知识，有坚实的数理基础；具备丰富的文献或专利阅读经验，能从中提取有效信息解决问题；

6、具有优秀的问题分析能力和逻辑思维习惯，有良好的沟通能力和文档习惯，有团队合作意识，能够与数字、模拟、测试、软件团队紧密配合。