集益威半导体社招岗位

岗位职责： 1. 基于C语言与Python编写自动化测试脚本，搭建并持续维护自动化测试环境，实现对高速示波器、频谱分析仪、误码仪等高端测试仪器的底层通信控制与硬件集成。 2. 独立开发自动化测试工具，负责芯片寄存器配置、物理层（PHY）功能等核心模块及芯片的自动化测试用例设计与执行，确保测试覆盖度与稳定性。 3.

本科 · 查看完整岗位与申请入口 →

职位介绍 【职责描述】 1）根据算法设计要求及架构设计要求，负责完成通信芯片数字前端的RTL设计实现，并协助逻辑综合、形式验证、STA时序、功耗分析、DFT等数字设计与分析验证； 2）协助验证工程师完成芯片的验证与调试； 3）协助测试工程师完成芯片的测试与调试。 【岗位要求】 1）硕士及以上学历，微电子、电子工程类、

硕士 · 查看完整岗位与申请入口 →

职位介绍 工作职责： 1.与芯片designer讨论各个功能模块，并完成各个功能的软件开发,拟定Unit test plan并完成功能代码的验证； 2.定位并解决在开发及测试过程中遇到的问题，远程或者现场定位解决客户在测试中遇到的软件问题； 3.整理研发文档，如软件开发流程图等供内部使用，以及撰写软件说明文档如

本科 · 查看完整岗位与申请入口 →

职位介绍 岗位职责 1、独立负责芯片设计类岗位（数字/模拟设计、验证、芯片测试、软件开发、AE等）的简历筛选、面试安排及录用跟进，确保招聘目标达成。 2、招聘渠道建立及维护(猎头合作、行业社群、专业论坛、校园招聘等，建立并维护优质人才库。 3、 与用人部门沟通，理解岗位需求，提升人岗匹配度。 任职要求 1、本科及以上学

本科 · 查看完整岗位与申请入口 →

岗位职责： 1、进出口通关：负责芯片、半导体物料及设备保税/一般贸易报关，完成编码归类、单证申报、缴税查验，快速处理通关异常。 2、物流管理：对接国内国外物流供应商，统筹订舱、运输、仓储全流程，管控精密物料物流安全、时效及成本，完成对账结算与流程优化。 3、保税台账管理：负责海关电子账册、手册备案、变更、核销，管

本科 · 查看完整岗位与申请入口 →

职位介绍： 具有blocks和 top-level 的SerDes/data converter版图设计经验； 熟练掌握Virtuoso版图设计工具和Calibre等各类物理验证工具； 有16nm Finfet工艺及以下版图设计经验者优先。 Developing physical layouts for ana

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责： 1、商务合同管理：协助销售及市场团队处理全流程商务合同，包括合同拟定、审核、跟进执行及归档管理，保障合同合规性与高效落地，规避商务风险。 2、全流程销售辅助：负责供应商建档与维护，统筹订单处理、发货安排、对账结算、回款跟进等全流程销售助理工作，确保各环节衔接顺畅、高效无误，支撑销售目标达成。 3、客户

本科 · 查看完整岗位与申请入口 →

工作职责： 1. 制定新产品测试规范，制定CP和FT的量产ATE测试方案，和新产品ATE程序调试； 2. 选择测试平台，与芯片设计DFT团队合作，在开发阶段就制定出有竞争力的测试方案 3. 针对关键IP的测试解决方案； 4. 对回片新产品进行程序调试和Debugging，并导入量产程序； 5. 对于新产品，制

本科 · 查看完整岗位与申请入口 →

岗位职责： 1、汇总业务部门的销售预测及订单的需求，根据库存和现有订单情况，结合产品生产周期，制定产品委外生产计划，并负责计划的实施，跟踪和调度； 2、根据委外工厂的生产状态，编制委外工厂周/月出货计划并，对未完成的计划影响交付的及时汇报； 3、进行委外工单的下达，传送工作，各生产工序的进度跟进及统计，数据录入O

本科 · 查看完整岗位与申请入口 →

职位介绍 职责描述： 1）为数模转换器开发高性能的模拟/混合信号/逻辑/时钟电路。 2）为ADC的模块开发架构和设定参数；进行多级设计验证和设计质量/完整性检查; 3）指导版图设计人员实现ADC电路； 4）监控初级工程师，参与芯片测试评估，确保设计工作符合芯片的设计规范。 任职要求： 1）MSEE或PhD

学历以官网为准 · 查看完整岗位与申请入口 →

职位介绍 职位描述： 1.根据需求制定原型验证方案，负责ASIC RTL到FPGA RTL的移植。代码FPGA综合，板级实现等工作，并完成相关文档。 2.负责各种高速接口的实现，包括PCIE，高速以太等，熟练应用FPGA高速接口(例如:GTH)完成上述协议的实现。 3.熟练使用XILINX最新架构的FPGA，熟

学历以官网为准 · 查看完整岗位与申请入口 →

PLL/CDR Architecture/Circuit Design: Develop PLL/CDR architectures and design circuits like VCOs, charge pumps, phase detectors, DTC/TDC, loop filters, phase i

博士 · 查看完整岗位与申请入口 →

职位介绍 核心职责 • 协助IPO全流程：参与公司上市辅导、申报材料编制、监管问询回复、路演筹备及发行上市全过程，协调券商、律所、会所等中介机构。 • 信息披露管理：参与编制招股说明书、法律意见书、审计报告等核心文件，确保内容真实、准确、完整，符合上交所《公开发行股票注册管理办法》。 • 股权激励与资本运作：参

本科 · 查看完整岗位与申请入口 →

职位介绍 工作职责： 1. 参与SOC/IP的DFT架构定义和设计，与前端设计团队合作制定芯片DFT实现策略 2. 研究SOC/IP先进的DFT方法学，开发新的DFT流程和in-house方法 3. 完成DFT电路设计，包括scan，mbist，Bscan，LBIST等 4. 完成DFT电路的时序约束和功能验

学历以官网为准 · 查看完整岗位与申请入口 →

职位描述： 作为FAE，本职位将负责公司高速接口IP及芯片项目中的回片调试（Bring-up）、性能测试及客户现场技术支持。 本职位需在实验室/ATE环境下对芯片进行测试，并与客户团队紧密协作，解决复杂的信号完整性及协议兼容性问题。 工作范围： 1 负责高速SerDes系统在SoC评估板（EVB）及实际应用系统

本科 · 查看完整岗位与申请入口 →

职位介绍 职责描述： 1）能够建立system Verilog或UVM验证环境平台并能够进行模块和系统级验证，根据需要集成第三方验证IP和C model 2）经过验证的ASIC / FPGA验证能力和测试平台开发经验 3）了解System Verilog（SV）和面向对象的编程概念 4）使用UVM / OVM

硕士 · 查看完整岗位与申请入口 →

职位介绍 职责描述： 1）开发各级CMOS技术中超高速SerDes的高性能模拟/混合信号/逻辑/时钟电路； 2）开发模块的拓扑和规范以及SerDes的顶层; 3）进行多级设计验证和设计质量/完整性检查; 4）指导版图设计人员实现SerDes电路;基于模拟/混合信号设计方法创建设计文档和报告; 5）监控初级工

学历以官网为准 · 查看完整岗位与申请入口 →

职位介绍 职责描述： 1. ASIC IC 设计芯片后端工程师从RTL到GDSII； 2. 具备完整的芯片Tapeout经验，后端布局规划（模块级或全芯片级）； 3. 熟悉STA静态时序分析及低功耗设计与分析； 4. 物理验证能力LVSDRCERCLVLRTOANTLUP； 5. 布局布线，电源网络设计，时

学历以官网为准 · 查看完整岗位与申请入口 →

职位介绍 工作职责 1、从事数字芯片Front-end flow方面相关工作（逻辑综合和时序分析，以及优化/收敛、约束编写、PPA分析）； 2、主要工作内容为：synthesis、DFT、formal verification、STA、power analysis等； 3、工艺、lib、memory评估； 4

硕士 · 查看完整岗位与申请入口 →

职位介绍 职位描述： 作为SerDes+ASIC服务团队的核心，你将负责拓展我们在超大规模数据中心、AI计算集群及下一代网络设备中的战略机遇，商机识别 。 本职位需要具备高速互连技术背景，并能熟练操作复杂的IP授权及ASIC交钥匙服务。 工作范围： 1 基于对112G/224G SerDes市场动态及AI趋势

学历以官网为准 · 查看完整岗位与申请入口 →

职位介绍 岗位职责 1. 负责芯片级、封装级、系统级的信号完整性（SI）与电源完整性（PI）分析、设计优化及仿真验证工作，输出完整 SI/PI 解决方案。 2. 参与高速接口、芯片IO、封装、PCB 等链路方案设计，完成阻抗控制、时序分析、串扰、电源噪声等关键问题分析与优化。 3. 熟练使用 SI/PI 仿真工

硕士 · 查看完整岗位与申请入口 →

职位描述： 作为技术解决方案工程师，将负责公司高速SerDes IP在客户 ASIC 项目中的具体落地实施。 本职位将深入Tie 1客户研发一线，主导从前端集成、仿真验证到后端物理实现的支持工作。 工作范围： 1 能针对客户应用提供基于公司IP的解决方案. 2 协助客户完成高速 SerDes P与 MAC、控

硕士 · 查看完整岗位与申请入口 →

岗位职责： 1、参与SOC顶层架构开发，包含CRG、IOMUX、BootMode、安全启动、系统控制、总线架构、多die互联、多电源域、DFX、debug trace、memory选型和优化等； 2、负责SOC前端设计，包括模块开发、IP集成、顶层集成、FPGA移植、时序约束(SDC)、UPF以及DC综合等； 4

学历以官网为准 · 查看完整岗位与申请入口 →