岗位描述
岗位职责:
1. 在资深工程师指导下,参与PLL、SerDes PHY或基础模拟模块(如ADC/DAC、Bandgap、LDO等)的电路设计、仿真验证及性能优化。
2. 参与模拟IP的版图规划,配合版图设计团队完成匹配、寄生提取及后仿真工作。
3. 协助测试团队制定芯片测试方案,参与实验室模拟IP的板级测试、性能评估与故障Debug。
4. 协助模拟IP在SoC中的集成验证,撰写规范的设计与测试文档。
任职要求:
1. 微电子、集成电路等相关专业,硕士及以上学历。
2. 电路基础扎实,有高速接口、PLL等相关课题或流片经验者优先。
3. 熟练使用Cadence Virtuoso/Spectre等主流模拟EDA工具。
4. 具备良好的逻辑分析能力、学习意愿和团队协作精神。