2027校招-AI 芯片架构工程师

岗位职责：
1. 参与分析 LLM、多模态、推荐等 AI 负载的计算、访存、通信和并行特征，理解其对芯片架构的需求。
2. 参与下一代 TPU / AI 加速器架构探索，包括 systolic array、矩阵计算单元、片上存储、NoC、DMA、HBM 访问、片间互联等方向。
3. 协助完成架构方案评估，分析不同设计在吞吐、延迟、带宽、利用率、功耗、面积和软件易用性上的取舍。
4. 参与编写架构分析文档、实验报告、设计约束和性能目标，为芯片前期定义提供输入。
5. 与性能建模、软硬协同、编译器、运行时、框架、算子优化、RTL 和验证团队协作，理解架构方案从想法到落地的完整链路。
任职要求：
1. 硕士或博士学历，计算机体系结构、电子工程、集成电路、计算机科学、人工智能、数学等相关方向。
2. 具备扎实的计算机体系结构基础，理解并行计算、存储层次、片上互联、带宽、延迟、吞吐等基本概念。
3. 熟悉 C/C++/Python 中至少一种，具备良好的工程实现能力。
4. 具备较强的数理分析能力和系统抽象能力，能够从复杂系统中识别关键约束。
5. 对 TPU、AI 芯片、大模型系统、系统软件或高性能计算有长期兴趣，愿意在软硬件交界处深入成长。
加分项：
1. 了解 TPU、systolic array、matrix engine、tiling、data reuse、on-chip buffer 等 AI 加速器架构概念。
2. 有体系结构模拟器、NoC、memory system、硬件建模、RTL/FPGA、芯片设计或相关科研项目经验。
3. 熟悉 XLA、HLO、JAX、PyTorch/XLA、MLIR、TVM、LLVM、CUDA、Triton 等任一技术栈。
4. 有体系结构、系统、MLSys 相关论文阅读、复现或发表经验。 5. 熟练使用 Codex、Claude 等 AI 工具辅助研究、编码、实验和文档工作。