岗位描述
工作职责:
1、根据产品需求和SoC架构定义,负责芯片中自研总线开发工作;
2、与计算核心、互联接口、存储设计等SoC 团队合作,规划和定义下一代片上互联系统;
3、负责总线的功能分解和架构设计,分析关键应用负载,构建模型以预测未来架构的性能和可靠性,专注于并行计算下的高带宽、低延时、一致性及异构扩展等性能和特性指标;
4、参与总线的设计开发工作,与验证团队合作,确保总线的功能实现、性能达标,与后端团队合作,确保总线设计的布局布线符合PPA目标。
任职要求:
1、本科及以上学历,微电子、电子、计算机、通信等相关专业;
2、具有扎实的数字电路基础,熟练掌握Verilog语言,SystemVerilog语言和C语言,熟悉数字设计的基本知识和流程;
3、熟悉Linux工作站的使用,具备shell、python、perl等脚本编写能力;
4、熟悉计算机体系结构基础知识,熟悉总线协议(例如AMBA CHI,ACE等)者优先;
5、扎实的逻辑设计基础,扎实掌握所有数字设计方面的技能,包括性能优化、低功耗设计等。