岗位描述
工作职责:
1、与前端设计团队合作,负责复杂芯片的时钟、复位、电源的布局规划;
2、负责从Netlist到GDSII的物理设计,包括布局布线、形式验证、静态时序分析、物理验证、功耗分析、串扰分析等工作,完成投片;
3、开发自动化时序分析收敛流程,编写Tcl/Python/Perl脚本提升设计效率;
4、与前端设计/验证团队/pr团队协同进行时序收敛,完成时序约束(SDC)制定与优化。
任职要求:
1、微电子、集成电路、计算机、半导体物理、通信、电子工程、软件工程、光电、材料等相关专业硕士及以上学历;
2、扎实硬件基础知识、熟悉模拟/数字电路分析及设计、了解verilog、tcl、perl、python等至少一门编程语言;
3、熟悉数字电路,有较为扎实的半导体理论基础 ;
4、富有团队协作精神,敢于承担责任、挑战困难;
5、良好的技术文档编写能力及跨团队协作沟通能力,具备英文技术文档阅读能力;
6、有数字前端开发经验或熟悉数字IC后端设计全流程掌握后端主流EDA工具人员优先。