【2027校园招聘】版图设计工程师

岗位职责：

在早期甚至尚不稳定的设计环境下，基于先进工艺节点开发具备卓越 PPA（功耗、性能、面积）的数字 IP 版图（Layout）。

探索物理设计中的各项折中方案，在标准单元（Cell）级别和宏模块（Macro）级别对版图进行极致优化。

负责晶体管级别（Transistor level）的布局规划（Floorplanning）、版图实现及物理验证工作。

与电路设计工程师和 PnR（布局布线）工程师紧密协作，完成定制化版图的持续优化与改进。

岗位要求：

电子工程（EE）及相关专业本科或以上学历，具备流利的英语书面与口头沟通能力。

扎实掌握数字逻辑、半导体器件物理以及半导体制造工艺的基础知识。

心态开放，具备优秀的团队协作意识与跨部门沟通能力。

充满内驱力，对打造“艺术品”级别的顶尖设计充满热情，而不只是满足于按部就班地完成任务。

加分项：

熟悉 Cadence 设计环境，以及 Synopsys Hercules、ICV 和 Siemens (Mentor) Calibre 等物理验证工具。

具备基于 FinFET 先进工艺的设计经验，包括标准单元（Standard Cell）和/或 ROM/RAM 存储器设计。

了解自动布局布线（Auto Place and Route）的基础知识。

熟练使用 Skill 或 Perl 脚本语言进行自动化处理。