芯片Validation工程师-高速以太接口方向

职位概述：

负责高速以太网接口芯片的 validation 工作，覆盖芯片 bring-up、功能验证、性能验证、互通验证、稳定性验证及量产前验证。重点验证 Ethernet MAC/PCS/PMA/PHY/SerDes、FEC、auto-negotiation、link training、PRBS/BER、流量性能、光模块/线缆互通及系统级稳定性，确保芯片在目标规格和边界条件下可靠运行。

岗位职责：

负责高速以太网接口芯片从样片到量产前的 validation，包括 EVT、DVT、PVT 阶段测试。

制定接口验证计划、测试用例和覆盖矩阵，确保功能、性能、稳定性和兼容性满足规格要求。

验证 Ethernet MAC/PCS/PMA/PHY/SerDes 相关功能，包括 link up/down、auto-negotiation、link training、loopback、FEC、PRBS、BER 等。

负责高速接口性能测试，包括吞吐、延迟、丢包、goodput、packet rate、不同包长下的 line-rate 能力及长时间压力测试。

定位并推动解决高速链路问题，包括 link training failure、link flap、CRC/FEC error、packet loss、throughput drop、SerDes margin 不足、兼容性异常等。

使用示波器、BERT、协议分析仪、网络流量仪、逻辑分析仪等设备进行调试、数据采集和问题分析。

任职要求：

本科及以上学历，电子、通信、计算机、微电子或相关专业。

具备高速以太网接口芯片、交换芯片、网卡芯片、DPU、SmartNIC、PHY/SerDes 或相关通信芯片 validation / debug 经验。

熟悉 Ethernet MAC、PCS、PMA、PHY、SerDes、FEC、auto-negotiation、link training、PRBS、BER 等关键技术。

熟悉 100G/200G/400G/800G Ethernet 中至少一种高速接口验证和调试方法，了解 NRZ/PAM4、高速链路 margin 和误码分析。

熟悉常见问题定位方法，能够分析 link failure、link flap、CRC/FEC error、误码、丢包、拥塞、模块兼容性等问题。

具备 Python、Shell 等脚本能力，能够搭建自动化测试和回归流程。

具备良好的跨团队沟通能力和问题闭环推动能力。