DDR验证工程师

岗位职责：

负责 DDR Controller/PHY IP 验证工作，基于 SystemVerilog/UVM 搭建验证环境，开发测试用例，完成 DDR 协议功能验证、性能验证、随机验证、Coverage Closure 及 Regression Debug，支持芯片项目验证 Sign-off。

任职要求：

熟悉数字 IC 验证流程；

熟练掌握 SystemVerilog/UVM；

熟悉 DDR4/DDR5/LPDDR 协议；

熟悉 VCS/Questa/Xcelium 等仿真工具；

具备 Coverage 分析、Bug Debug 能力；

熟悉DDR的主要技术指标，熟悉DDR的training flow及主要参数配置；

有 DDR Controller/PHY 验证经验优先；

有大芯片bringup经验或者大规模量产经验优先。