SOC设计工程师（LPDDR/HBM/DDR Subsystem）

岗位职责：

负责 LPDDR/HBM/DDR memory subsystem 相关 SoC 集成设计，包括 memory controller、PHY interface、NoC/AXI fabric、power/reset/clock 等集成。

参与内存子系统微架构设计，包括带宽规划、访问仲裁、QoS、地址映射、低功耗和错误处理机制。

负责 memory subsystem 的 bringup 支持，协同验证、后端、FPGA/emulation、软件和 SI/PI 团队定位问题。

阅读并理解 LPDDR/HBM/DDR 协议规范，推动协议相关设计、约束、初始化、training 和调试流程落地。

参与 SoC 架构讨论，评估内存系统对整体性能、功耗、面积和可测性的影响。

任职资格：

具备 6 年以上 SoC 或 memory subsystem 设计经验，有 LPDDR、HBM 或 DDR 相关项目量产/流片经验优先。

熟悉 LPDDR/HBM/DDR 协议、初始化流程、training、低功耗模式、ECC/RAS 等关键机制。

具备丰富的 SoC 集成和 bringup 经验，能够处理 clock/reset、CDC、DFT、power、寄存器配置和系统调试问题。

具备较强微架构设计能力，能够完成模块划分、时序路径分析、带宽/延迟评估和 RTL 实现指导。

熟悉 AXI/NoC、DMA 等 SoC 数据通路，具备 DDR 带宽、延迟、QoS、traffic pattern 等性能调优经验，有 SoC 系统架构经验者优先。