DDR设计工程师

招聘人数：2
工作地点：成都、深圳、上海
发布日期：2026年9月7日

岗位职责：
1、参与 DDR、LPDDR、HBM 等高速存储接口 的数字逻辑设计与实现（含 PHY 数字部分）。

2、负责高速接口模块 RTL 开发：训练逻辑、时钟同步、数据通路、DFI 接口等。

3、参与模块方案设计、时序分析、CDC 跨时钟域处理、代码编写与仿真调试。

4、配合验证、FPGA、硅后团队，完成问题定位、修复与验证闭环。

5、学习并遵循 JEDEC 高速接口规范，参与芯片从设计到 bringup 全流程。

任职条件：
1、2027 届本科 / 硕士，微电子、电子信息、自动化、集成电路等相关专业。

2、了解数字电路基础、时序分析、时钟域、复位、低功耗常识。

3、对高速接口、DDR、PHY、HBM、存储子系统 方向有热情与基础了解。

薪资：
面议

学历要求（及以上）：
本科

工作经验：
应届生

年龄要求：
不限

其他要求：