岗位描述
岗位职责
1. 负责网络芯片架构设计、RTL开发、顶层集成、设计文档编写等工作;
2. 负责芯片时钟复位网络的设计,低功耗设计,总线设计以及关键模块的集成等工作;
3. 负责SoC/子系统的性能、功耗、面积的评估和优化;
4. 与验证团队协同完成缺陷收敛,包括缺陷定位,边界识别和覆盖率分析等;
5. 参与所负责模块的物理综合流程,配合相关同事检视各阶段报告,发现、定位并修复问题;
岗位要求
1. 微电子、计算机等相关专业硕士及以上学历优先,5年左右前端设计经验;
2. 对芯片设计有深入的理解,有坚实的RTL设计基础,精通Verilog等硬件描述语言;
3. 熟悉CHI,AXI4/5,AHB,APB,ACE等总线协议,代码风格规范;
4. 熟悉PCIE,DDR,PLL等通用IP的集成,验证,调试仿真
5. 富有激情,有自驱力,具备主动学习、深入分析和解决问题的能力,有良好的沟通和协作能力;
6. 有12nm及更先进工艺流片经验者优先;