数字设计工程师-接口IP/车载Serdes

1.负责车载Serdes芯片或相关 IP 项目，完成架构设计，包括：协议层控制器（如 HSMT、OpenGMSL、MIPI A-PHY或其他Serdes 协议）、8b/10b、9b/10b、64b/66b 编码，RS-FEC 编解码器设计以及Scrambler/Descrambler、PRBS Generator/Checker、链路训练等；

2.完成 RTL 编写（Verilog/SystemVerilog）、功能验证、综合、时序分析（STA）及 DFT 设计；

3.与模拟团队紧密协作，定义数模接口时序与控制流程，支持模拟模块的数字校准算法实现；

4.参与芯片级系统集成、低功耗设计、DFT（扫描链、BIST）及后端物理实现指导；

5.参与 FPGA 原型验证、芯片测试及车载系统级兼容性调试；

6.参与芯片硅后测试，保证功能及性能达到要求；

7.按照车载功能安全标准（ISO 26262）要求，完成设计阶段的危害分析、安全机制设计及文档交付。

任职要求：

1.电子工程、通信、计算机等相关专业硕士及以上学历，3 年以上 Serdes 或高速接口数字设计经验；

2.熟悉车载 Serdes 协议（如 MIPI A-PHY、HSMT、OpenGMSL 或其他Serdes 协议），参与过高速串行接口芯片或相关 IP 项目，有完整的流片及硅后测试经验；

3.具备 block-level与architecture-level RTL 独立设计能力，具有良好的RTL coding习惯，能产出微架构文档；

4.能独立撰写 timing constraint（SDC），熟悉 synthesis 与 STA 流程；

5.具备与模拟工程师协作能力，完成数模接口定义与实现；

6.熟悉跨时钟域处理、低功耗设计方法（时钟门控、电源门控等）；

7.熟练掌握数字前端设计流程及相关 EDA 工具（Synopsys/Cadence 工具链、VCS/Questa、DC、PrimeTime、SpyGlass 等）；

8.具备 Python、C 编程能力，用于验证脚本、参考模型或数据分析；

9.了解 ISO 26262 ASIL 等级要求，有功能安全设计经验（如使用安全机制、FMEA 分析）者优先；

10.良好的问题分析与解决能力，具备团队合作精神和抗压能力。