数字后端工程师-STA

岗位职责：

 与前端架构，时钟设计团队协作，指定全芯片时钟架构的时序约束策略，确保约束和设计意图一致

 负责全芯片STA分析，使用Primetime/Tempus等工具完成WNS/TNS等违例分析，覆盖跨模块路径，顶层接口，高速接口，异步时钟CDC路径

 主导先进工艺节点下的时序签核，包括OCV/AOCV/POCV等文件选取，crosstalk/noise分析，IR aware STA等

 负责低功耗设计时序签核，覆盖UPF/CPF多电压域，电源域等多场景

 主导Fullchip STA流程的方法论开放与自动化建设，基于TCL/Perl/Pyhton构建高效时序分析，回归与报告流程

 主导时序ECO流程，与PR团队协助完成全芯片时序收敛及签核闭环

 负责Tapeout时序签核checklist制定与执行，输出时序签核报告

 指导模块级STA工程师/PR工程师在早期设计中预判全芯片时序风险，牵引团队在设计前期规避签核问题

任职要求：

 微电子，集成电路，电子工程，计算机等相关专业硕士及以上学历

 5年及以上数字后端工作经验，至少3年以上Fullchip STA直接经验

 有多个先进工艺节点(16nm及以下，7nm,5nm,3nm优先)完整Tapeout及量产签核经验

 作为timing Signoff Owner负责过至少1个中大规模SoC全芯片时序签核

 熟练使用linux操作系统，能够掌握一种脚本语言，包括Tcl，Perl，Python等

 有良好的团队合作精神和沟通能力