数字后端工程师-PR TOP

岗位职责：

 主导全芯片顶层floorplan设计，综合数据流，模块交互，封装约束及工艺规则，完成Die尺寸评估，模块分割，IO/BUMP排布及RDL绕线方案制定

 负责顶层电源网络(power Grid)规划及实现，完成全芯片IR/EM signoff，确保多电压域场景下的电源完整性

 负责顶层时钟架构设计与实现，包括CTS, Clock mesh/Multi-Source CTS等等

 完成顶层Place & Route全流程实现，解决顶层的timing/congestion等问题，协助PV工程师修复顶层相关的DRC/ANT/LVS/ERC等问题。

 作为技术骨干，参与芯片架构前期评审，从物理实现角度对SoC架构，时钟方案，电源架构提出前瞻性建议。

 指导Block PR工程师在模块级实现中预判顶层集成需求，牵引团队在设计早期规避全芯片的集成风险。

任职要求：

 微电子，集成电路，电子工程，计算机等相关专业硕士及以上学历

 5年及以上数字后端相关工作经验，其中至少3年以上顶层设计经验

 有中大型SOC IO ring排布，全芯片ESD方案设计及实现经验

 有Clock Mesh, H-tree等实现经验者优先

 有低功耗设计及UPF/CPF实现经验者优先

 熟练使用linux操作系统，能够掌握一种脚本语言，包括Tcl，Perl，Python等

 有良好的团队合作精神和沟通能力