锦鲤求职锦鲤求职

思特威

主任系统工程师-SOC架构

让 AI 辅助填写这个岗位的官网网申

使用同一份求职档案填写教育、实习与项目经历;登录、验证码和缺失信息由你处理,最终提交前请本人核对确认。

当前公开岗位库收录 思特威 82 个在招社招岗位。岗位数量与状态以企业官网为准。

也可以勾选下方同企业岗位,一起准备网申 →

是否提交成功以企业官网回执或申请记录为准。

岗位描述

岗位职责

1.负责 SoC CPU 子系统架构设计与芯片级定义,包括 CPU、Cache、内存子系统、一致性互联及相关系统架构。

2.面向产品场景,完成 Arm / RISC-V CPU 方案选型、性能分析、带宽与缓存配置、系统瓶颈分析及架构权衡。

3.负责 CPU 子系统与 NPU/GPU、DDR、NoC、I/O 等模块的系统级协同设计,推动架构方案落地。

4.参与芯片性能、功耗、面积及系统级关键指标定义,并推动设计、验证、软件团队完成量产交付。

5.负责复杂一致性、内存访问、Cache、同步及系统性能问题的架构分析与定位。

任职要求

必选项

●8 年以上 SoC 架构或 CPU 子系统相关经验。

●主导过至少一款量产芯片的 CPU 侧架构定义或 CPU 子系统设计。

●熟悉 Arm 和 RISC-V 架构,对 CPU 微架构、Cache、MMU、内存系统及异常/中断体系有深入理解。

●熟悉多核一致性体系,理解 ACE/CHI 等一致性协议、目录式一致性、Snoop、Cache 状态迁移及相关竞态问题。

●熟悉 Arm 内存模型,包括 Acquire/Release、Barrier、内存属性、Cache Maintenance 及系统可见性问题。

●具备较强的系统级架构分析能力,能够从性能、带宽、延迟、功耗、面积等维度进行架构权衡。

加分项

●熟悉 NoC / 一致性互联架构,有 Arm CMN 或同类产品实际集成、配置或性能调优经验。

●参与过 GPGPU、AI 加速器或 NPU 芯片 的架构设计或量产项目。

●有 System Level Cache / LLC 设计经验,包括分片、Hash Interleave、Way Partition、I/O Coherency、Stash 等机制。

●有大规模多核 SoC、Chiplet 或异构计算系统架构经验。

半导体/芯片方向的申请准备

先核对岗位要求与自己的经历,再准备档案、投递和面试。

阅读求职步骤与示例 →