AI编译工程师

岗位职责

一、编译器架构设计

- 设计 Triton-based 端到端编译架构，覆盖 前端 Triton IR → MLIR Dialect → 后端目标码生成 全链路

- 定义整体 compiler pipeline 接口与层级边界，确保前端 DSL 与后端 target 解耦

- 制定 MLIR dialect 层级划分策略，统一抽象接口，支撑自研AI 芯片适配

二、前端设计与实现

- 参与 Triton IR 扩展设计，支持自研AI芯片特有的硬件原语（张量引擎指令、定制 data layout）

- 设计/引入面向硬件无关算子的 MLIR dialect，保持与 Triton upstream 接口兼容

- 定义算子 fusion / tiling / peeling 策略，优化 kernel 粒度

三、MLIR Dialect 设计与 Optimization Pass

- 设计面向自研 AI 芯片的 MLIR dialect 分层架构（算子抽象 → 硬件映射 → 目标 ISA → 目标码生成）

- 实现核心 optimization passes包含但不限于：loop tiling / fusion / peeling / vectorization、layout transformation、async dispatch、memory hierarchy 调度

- 定义定制 op → 自研AI芯片硬件指令的 pattern rewrite 规则

四、后端代码生成与性能优化

- 实现面向自研 AI 芯片的后端 lowering pipeline

- Layout transformation

- Memory coalescing 与 smem 分层调度、tensor engine 指令 scheduling

- Profiling + bottleneck 分析（roofline model、kernel launch overhead）

- 构建编译时/运行时自动调优框架

五、技术演进

- 跟踪 LLVM/MLIR/Triton upstream 进展

- 评估前沿编译优化技术引入，驱动关键 patch upstream

---

任职要求

必须：

- ✅ 扎实的编译器基础，熟悉 LLVM/MLIR 架构与工具链

- ✅ 有 Triton 编译器前端或后端开发经验

- ✅ 熟悉 MLIR dialect 定义、pass 注册、pattern rewrite 机制

- ✅ 理解 MLIR dialect 分层架构设计（算子抽象 → 硬件抽象 → 目标码生成）

- ✅ 熟悉 GPU/AI 加速器硬件抽象层设计（vendor ISA / 硬件原语）

- ✅ 了解算子编译基本原理：loop tiling / fusion / unroll / vectorization

加分项：

- ? 有国产 AI 芯片 实际开发经验

- ? 有 LLVM upstream 贡献记录

- ? 有 PLDI/ISPD/ASPLOS 等编译器顶会论文