锦鲤求职岗位描述
岗位职责
根据需求承担将RTL代码映射到具体工艺库，生成门级网表，主要负责：DC综合和优化；FM一致性检查；静态时序分析，完成时序收敛与Signoff，负责芯片级UPF低功耗约束的开发、验证与交付、文档撰写等；
岗位要求
1、熟悉中端设计流程：深入理解逻辑综合、静态时序分析（STA）、形式验证、低功耗检查（Low Power Check） 等技术要点。
2、掌握时序约束：理解并能编写SDC（Synopsys Design Constraints）时序约束文件。
3、了解PPA优化：知晓基本的功耗、性能、面积（PPA）分析与优化方法。
4、熟悉EDA工具：了解主流EDA厂商（如Synopsys、Cadence）工具链，包括：逻辑综合、静态时序分析、形式验证、低功耗检查；
5、脚本语言能力：熟练掌握 Tcl / Perl / Python / Shell 中至少一种脚本语言。
6、硬件基础：熟悉Verilog硬件描述语言。