岗位描述
岗位职责
1.根据设计需求,完成模块规格分解和设计文档撰写
2.完成RTL代码设计和验证相关工作。
岗位要求
1.硕士及以上学历,集成电路、微电子、计算机、通信等相关专业
2.System Verilog和UVM,有验证环境搭建经验者优先
3.熟悉Verilog和典型的数字电路设计,有DDR相关经验者优先
3.熟悉Perl或者Python者优先
4.具有良好的团队合作精神,能独立思考和解决问题,有责任心和上进心
岗位职责
1.根据设计需求,完成模块规格分解和设计文档撰写
2.完成RTL代码设计和验证相关工作。
岗位要求
1.硕士及以上学历,集成电路、微电子、计算机、通信等相关专业
2.System Verilog和UVM,有验证环境搭建经验者优先
3.熟悉Verilog和典型的数字电路设计,有DDR相关经验者优先
3.熟悉Perl或者Python者优先
4.具有良好的团队合作精神,能独立思考和解决问题,有责任心和上进心
先核对岗位要求与自己的经历,再准备档案、投递和面试。