高速成像与嵌入式处理工程师

岗位职责

负责动态成像传感器的硬件级实时数据采集与事件驱动处理架构设计

1.数据流架构设计：负责动态成像传感器到FPGA/SoC嵌入式处理单元的完整数据流规划，包括时序控制、压缩/缓存机制优化与性能权衡，主导系统级数据路径的实现与性能调优。

2.传感器接口开发：深入了解图像传感器的数据接口特性，设计事件触发、FIFO缓存管理、低延迟流水线和高速数据通道，实现实时事件输出与数据可靠性保障。

3.嵌入式系统集成：与算法团队协同完成整个动态成像处理管线的集成、验证和落地，实现从传感器数据采集到前端处理的端到端软硬协同优化。

4.高速接口与链路调试：开发DMA/AXI/FIFO等高速接口，完成图像链路调试与接口协议实现，在复杂嵌入式系统中优化性能与资源利用。

5.测试验证与技术文档：负责处理系统的功能验证、性能测试与整机调试，编写详细的设计文档与维护手册，确保研发过程可追溯。

任职要求：

1.电子工程、通信、自动化、计算机或相关专业本科及以上学历。

2.具备丰富高速成像硬件或嵌入式数据处理经验，熟悉DVS/qCMOS图像传感器及事件驱动数据流特性，能够独立设计端到端数据链架构。

3.熟练掌握图像传感器数据接口特性，能够设计事件触发、FIFO缓存管理、低延迟流水线和高速数据通道。

4.熟悉FPGA/SoC嵌入式开发流程，精通Verilog/SystemVerilog或VHDL，具备良好的代码规范与调试能力。

5.有DMA/AXI/FIFO等高速接口开发经验，具备图像链路调试、接口协议实现或系统级集成经验。

6.熟练使用示波器、逻辑分析仪、信号源等常用仪器，具备扎实的硬件调试与故障排查能力。

优先条件：

1.有DVS事件相机实际项目经验，熟悉事件数据格式解析、时空滤波、降噪等预处理算法者优先。

2.有高速CMOS图像传感器数据采集与处理经验者优先。

3.有Camera Link、MIPI CSI-2、LVDS等高速图像接口开发经验者优先。

4.有SoC FPGA（如Zynq系列）嵌入式软硬协同设计经验，熟悉ARM与PL协同开发者优先。

5.有实时图像处理、事件驱动处理流水线设计经验者优先。

6.有Python/C/C++上位机开发经验，能够完成软硬协同调试者优先。

7.了解量子计算、冷原子物理或光学实验平台者优先。

申请方式

申请材料：简历（包括个人基本信息、学习和工作经历、学术成果）

申请邮件标题：岗位+姓名