SRAM 电路设计工程师（FinFET(J10341)

岗位职责
1、根据客户技术规格书及项目研发要求，独立完成FinFET先进工艺下SRAM Instance全定制电路设计工作，核心负责存储Bitcell阵列、行列译码器、灵敏放大器（SA）、写驱动电路、读写控制逻辑、电平转换电路、IO接口电路等核心模块的设计、优化与迭代。
2、负责SRAM全维度电路仿真工作，覆盖全场景研发需求：多Corner PVT极限工况仿真、Monte Carlo器件mismatch随机失配统计仿真、SNM静态噪声裕量、读写裕量专项仿真、漏电流与动态功耗优化仿真、工作频率速度优化仿真、IR-drop电源压降、SSN同步开关噪声、存储阵列干扰噪声仿真，以及低电压、高温、长期老化等极限边界条件仿真，全面保障电路稳定性与可靠性。
3、承担SRAM Instance全流程验证工作，全权负责电路级验证闭环：完成功能正确性全覆盖验证、读写时序精准收敛验证、地址/数据/控制信号完整性验证、极限边界场景、异常操作、读写冲突等特殊场景验证，根据客户需求完成BIST内置自测试逻辑电路级验证，确保电路无功能、时序、电气缺陷。
4、整理输出标准化研发成果，包含完整仿真报告、仿真波形数据、Corner工况数据、统计分析结论，精准定位研发过程中各类Bug问题，输出可落地的修复优化方案，完成迭代验证。
5、深度配合版图工程师开展协同研发，明确电路设计约束、器件匹配要求、电源规划方案、噪声隔离设计需求，配合完成版图RC寄生参数提取、后仿真迭代、时序收敛与噪声优化工作。
6、负责电路LVS一致性比对、网表版本管理、设计变更迭代管控，保障电路设计与版图实现完全一致，版本可追溯、可复盘。
7、参与流片后硅片测试、失效分析工作，完成仿真数据与硅片实测数据的对标分析，精准定位设计偏差，持续优化电路设计方案与仿真模型，迭代完善团队设计方法学。
8、沉淀个人研发成果，梳理标准化电路设计模板、自动化仿真脚本、典型项目案例、常见问题库与优化方案，纳入团队统一方法学体系，实现技术复用。

岗位要求
1、本科及以上学历，微电子、集成电路、电子科学与技术等相关专业，2年以上FinFET先进工艺SRAM全定制电路设计与仿真实战经验。
2、精通6T SRAM核心工作原理、读写机制，熟练掌握SNM噪声裕量、读写稳定性、抗干扰设计的核心优化方法。
3、熟练使用HSPICE、XA等主流仿真工具，精通FinFET器件模型，可独立完成PVT全工况、Monte Carlo统计、功耗、噪声、时序等全维度仿真与优化工作。
4、具备独立完成Memory电路级功能验证+时序验证的全套能力，可独立闭环完成SRAM全流程验证工作，无验证岗位依赖。
5、熟练掌握低功耗、高速、高密度SRAM核心设计技巧，深刻理解FinFET工艺下器件mismatch失配、自热效应、BTI老化等特殊效应对电路性能的影响及优化方案。
6、工作严谨细致、具备极强的数据敏感度与质量意识，可输出结构化、标准化的仿真报告、技术案例与数据成果，具备良好的问题分析与闭环优化能力。