数字设计工程师-2027届校招

让 AI 辅助填写这个岗位的官网网申

使用同一份求职档案填写教育、实习与项目经历；登录、验证码和缺失信息由你处理，最终提交前请本人核对确认。

当前公开岗位库收录兆易创新 42 个在招校招岗位。岗位数量与状态以企业官网为准。

是否提交成功以企业官网回执或申请记录为准。

工作职责：

1、参与芯片需求规格的学习与理解，并完成相关模块的设计方案；

2、负责相关模块的RTL设计代码实现；

3、搭建验证环境、编写测试激励，完成模块级验证工作；

4、参与芯片开发的部分流程并支持芯片顺利Tape-out，包括不限于：LINT/CDC/RDC/FPGA/DFT/SYN/Formal Verification/PNR support/ATPG gen/STA/等；

5、协助AE/TE工程师完成芯片的测试；

6、参与相关芯片的客户支持；

任职要求：

1、微电子、集成电路等电子类专业研究生及以上学历；

2、了解集成电路CMOS电路基础知识；

3、熟悉Verilog/System Verilog, 能使用Makefile/Perl/Python等编程语言；

4、有Linux下主流数字IC设计和验证相关工具使用经验；

5、熟悉以下一种或多种外设协议:I2C/I3C/SPI/UART /LIN/CAN/AHB/APB/etc.；

6、具有电源类数模混合项目经验更佳；

7、具有良好的沟通能力、学习能力、分析能力和团队合作能力。

先核对岗位要求与自己的经历，再准备档案、投递和面试。