岗位描述
岗位职责
1. 使用SystemVerilog / C / SystemC 开发用于 Simulation、Emulation、FPGA prototyping等多种验证平台的各类总线或接口VIP,如 AMBA、Ethernet、PCIe、USB 等
2. 配合公司Simulator、Emulator等验证平台产品研发部门测试VIP在这些验证平台上的功能和性能
岗位要求
1. CS,EE或相关专业硕士毕业生
2. 掌握基于VerilogHDL的数字电路设计技术
3. 有UVM,SystemC 或 C++ 硬件建模经验者优先
4. 自我激励,有团队合作精神