岗位描述
招聘人数:2
工作地点:深圳
发布日期:2026年9月7日
岗位职责:
1、负责高速低功耗数字标准单元全套库的开发工作,包括电路设计、仿真、design kits抽取和ppa评估等
2、负责开发数字标准单元的时序、功耗模型,建立完整的特征化数据
3、负责所开发标准单元库的质量检查、datasheet编制工作,并为前后端应用提供指导建议
4、开展library开发方法学的研究和电路新技术的落地
5、开展数字标准单元库的testchip设计
任职条件:
1、集成电路、微电子等相关专业,硕士以上学历
2、了解数字标准单元时序和功耗模型, 熟悉timing lib 的文件格式及内容
3、掌握Verilog,能熟练进行 RTL 设计、编码规范、模块划分。
4、熟悉常见组合逻辑和时序逻辑单元的电路结构、layout及PPA指标
5、出色的团队协作、沟通能力,良好的英文文献阅读能力,勇于挑战新技术
薪资:
面议
学历要求(及以上):
本科
工作经验:
应届生
年龄要求:
不限
其他要求: