数据技术及产品部-RL Data工程师-Work（模拟EDA 领域）

岗位描述
1、负责芯片设计（模拟/混合信号方向）AI 训练数据的标注管理与质检，把资深模拟工程师的设计、仿真与调优经验，转化为大模型可学习的高质量轨迹数据，直接参与"让大模型学会做模拟芯片"这件从 0 到 1 的事。
2、面向模拟/AMS 全链路环节：testbench 搭建与激励设计、DC/AC/Trans/噪声/PSS-Pnoise 仿真、PVT corner 与 Monte Carlo/失配分析、后仿与寄生（PEX/RCX）回归、Verilog-AMS 行为建模、fail→pass 收敛与参数调优闭环、硅测数据与仿真对账（silicon-correlation），设计标注与质检流程，制定 rubric 与验收标准，对题目与轨迹质量把关。
3、与芯片和算法团队深度协作，共同定义 agentic 模拟设计（模拟电路自动生成、仿真闭环调优、AMS 验证 agent）的能力边界与评测基准，推动模型在真实模拟工具链（Spectre / Virtuoso / HSPICE / APS-XA / MIMOS 等）上跑通。
4、构建本方向数据质量体系，对题目难度分层、轨迹根因归因负责；把"仿真与硅不一致""稳定性/噪声/PSRR 不达标"这类问题定位的模拟工程直觉，沉淀为可量化、可复用的 rubric 与团队方法论。
5、管理模拟领域专家团队（LDO / PLL / SerDes / ADC / 基准 / 功率等方向），统筹任务与产能。

岗位要求
1、本科及以上，微电子 / 集成电路 / 电路与系统等相关专业；3 年以上模拟或混合信号设计、验证一线经验（模拟设计、AMS 验证、模拟 layout 与 PEX、硅测 bring-up / ATE 表征其一）。
2、熟练使用 Spectre / Virtuoso / HSPICE 等仿真器与.cal / SKILL / Python 流程，掌握 Verilog-A / Verilog-AMS；熟悉主要代工厂 PDK 与 corner 体系，能独立判断仿真配置、波形与指标提取结果的正确性与优劣，识破常见"假收敛、假通过"（稳态未收敛、初值陷阱、PVT/失配设置不全、噪声分析机制用错、后仿寄生漏提、指标提取口径不一致等问题）。
3、认同 AI 正在重塑模拟设计，愿意投入大模型 + EDA 的最前沿；希望把自己的工程判断力放大成模型能力，与顶尖芯片与算法团队一起合作攻克。
4、对数据质量敏感，具备 Python / 脚本能力，能做批量结果解析、抽检与一致性分析；了解 rubric / reward modeling 更佳。
5、具备跨团队协作能力与团队管理潜力，思维严谨，逻辑清晰。