岗位描述
工作内容
岗位职责:
1、负责SoC数字电路从RTL到netlist的实现工作;
2、负责编写和检查时序约束文件;
3、负责和后端工程师一起完成整个设计的时序收敛;
4、负责UT验证,优化SoC电路设计方法学。
任职条件
岗位要求:
1、微电子或相关专业,数字前端设计相关经验;
2、精通Verilog,精通DC/FM/PT等工具;
3、熟悉逻辑综合及时序收敛等数字前端设计流程;
4、较强的脚本(Python,Shell等)编程能力;
5、具备DFT经验的优先;
6、具备FinFET制程或设计经验优先。