岗位描述
本岗位专注于自研AI加速芯片中NPU(神经网络处理单元)/DSA(领域专用架构)的架构设计与RTL实现。工作涵盖从计算核心微架构到系统级集成的全链路,目标是实现高算力、高能效的深度学习推理与训练加速。
职位描述
主导NPU/DSA整体架构定义与微架构设计,负责计算核心架构选型、系统级性能规划和技术路线决策,推动NPU在自研芯片中的高效集成与算力释放。
核心职责
• 主导NPU/DSA整体架构定义,编写架构规格书(Architecture Specification)和微架构文档
• 定义计算核心架构(Systolic Array/SIMD/Spatial Architecture),评估算力、带宽、功耗的PPA平衡
• 制定神经网络算子映射策略,与算法团队协作优化计算效率和数据流动
• 精通稀疏计算、结构化稀疏、动态量化、模型压缩等前沿硬件加速技术
• 主导NPU系统级集成架构,规划NoC带宽分配、DDR/HBM内存访问策略、多核协同方案
• 指导高级工程师完成模块设计,评审RTL代码质量,把关技术方案可行性
任职要求
• 硕士及以上学历,微电子、集成电路、计算机等相关专业,8-10年数字IC设计经验,至少一次NPU/AI芯片流片经验
• 精通深度学习硬件架构,熟悉主流NPU架构(TPU/NVIDIA Tensor Core/华为达芬奇等)的设计原理
• 具备系统级架构设计能力,能够进行性能建模、带宽分析和功耗预估
• 精通AMBA CHI/ACE一致性协议,熟悉多核异构计算架构
• 具备团队技术指导能力,能够带领3-5人小组完成复杂IP的设计交付
• 有先进工艺(7nm/5nm/3nm)流片经验者优先