版图自动化开发工程师

1. 负责标准单元库版图自动化布局布线工具的开发与维护；

2. 根据产品需求规划，进行相应模块的功能开发和测试，对已有自动布局布线算法进行优化和性能提升；

3. 基于Cadence Skill/Python等语言开发版图自动化脚本与Virtuoso插件，实现DRC/LVS错误批量处理、版图数据导入导出、布局布线辅助等功能；

4. 负责版图寄生参数提取文件的开发，定制相关提取流程，开发自动化脚本；

5. 探索前沿AI技术在版图设计领域的落地和应用，包括版图代码生成、错误修复、仿真波形分析等AI辅助能力的开发；

6. 根据项目需求，对客户端进行相应的技术支持；

7. 搭建设计流程，为项目流片以及实验提供可靠高效的自动化流程，开发大数据管理、流程验证、智能诊断等流程框架；

8. 与电路设计团队紧密合作，理解设计需求并反馈版图设计中的问题，推动设计效率持续提升。

任职资格

1. 计算机、微电子、电子工程、数学、物理或相关专业本科及以上学历；

2. 具备2年以上版图生成自动化领域的相关研发经验；

3. 精通C++、Python、Perl、Tcl等编程语言；

4. 深入了解IC版图设计的原理和方法，熟悉标准单元库开发的全流程，熟悉DRC/LVS/ERC；

5. 熟练使用Cadence Virtuoso等主流EDA工具，熟悉版图设计全流程；

6.有基于FinFET工艺的标准单元库版图自动生成开发经验者优先；有AI算法、ML训练模型等相关开发经验者更佳；有大规模数模混合芯片流片经验者优先；

7. 具有良好的沟通能力、独立工作的能力和团队合作精神，英文读写流利。具备独立思考和快速学习的能力，富有创新精神。