岗位描述
岗位职责
制定测试计划,负责模块的测试方案文档编写;
开发UVM/Formal环境和测试例,开发测试脚本,对所负责模块进行模块验证(Unit Test);
参与并协助设计工程师(DE)进行RTL问题定位
收集并统计模块覆盖率,确保覆盖率的收敛
任职要求
有在CPU,GPU,DSP等相关领域从事系统级、模块级验证的经验。从事过处理器内核、memory子系统、Debug子系统、中断控制器等相关模块的验证工作:
有基于RISC-V,ARM,x86等架构的处理器验证经验优先。
熟悉UVM验证方法学,熟悉SystemVerilog,Verilog等开发和验证语言,熟悉perl,python等脚本语言;
具备良好的中英文沟通能力和团队协作能力;
具有计算机、微电子、电子电路等相关专业教育背景,硕士学历优先。
福利待遇
大咖云集的团队氛围、高含金量技术平台、期权分配、带薪年假与年度体检。