Soc资深设计岗位

岗位职责
负责端侧SoC处理器及相关子系统的模块设计，完成需求分析、微架构设计、RTL编码与设计文档编写；
参与基于RISC-V或ARM架构的处理器子系统设计，负责片上互连、存储子系统、DMA或外设控制等模块的实现与集成；
结合端侧算力、功耗和面积目标，分析关键路径及性能瓶颈，协同综合与后端团队推进PPA优化；
落实低功耗设计方案，包括时钟门控、电源域协同和待机唤醒流程，兼顾功能、时序及功耗目标；
定位并解决RTL功能、时序、CDC/RDC及系统集成问题，配合仿真、形式验证和调试完成问题闭环；
与验证团队协作制定测试计划，完善设计可验证性，支持覆盖率收敛和回归问题分析；
参与模块级到SoC级集成，支持FPGA原型验证、芯片 bring-up 及软硬件联合调试；
维护设计规范和交付文档，推动可复用模块及设计流程改进。

任职要求
具有约5年及以上芯片设计经验，熟悉Verilog/SystemVerilog及数字电路设计流程，能够独立完成模块微架构设计、RTL实现、仿真调试和代码评审；
理解RISC-V或ARM处理器架构及SoC基础模块，具备AMBA片上总线（AXI/AHB/APB）、DMA、DDR子系统、USB OTG等至少一个方向的实际开发经验；
熟悉综合、静态时序分析、CDC/RDC检查及低功耗设计基础，能熟练使用常用EDA工具完成RTL仿真、综合、时序分析和CDC/RDC检查，并结合端侧场景分析性能、面积和功耗问题；
具备跨模块问题定位和协作能力，能与验证、后端、软件团队共同推动设计集成、问题修复及芯片调试；
具备良好的技术文档编写和沟通能力；有流片、FPGA原型验证或芯片 bring-up 经验者优先。
微电子、电子工程、计算机或相关专业本科及以上学历；