AE工程师

岗位职责
一：售前技术支持
1. 负责RISC-V CPU IP硬件相关售前对接，面向客户芯片设计项目，提供内核选型、架构配置、总线对接、时序、功耗及硬件集成方案咨询
2. 完成需求拆解、技术评估、方案输出、客户答疑与技术宣讲，配合销售推进项目落地与签约
二：IP交付与集成支持
1. 负责RISC-V CPU IP硬件交付、集成适配与技术支持，指导客户完成IP例化、配置、顶层集成、时钟复位、中断、外设总线对接等硬件设计工作
2. 解决客户在RTL集成、仿真、综合、DFT、时序收敛过程中的各类前端硬件问题
三：硬件调试与问题攻关
1. 配合客户完成芯片 bring-up、软硬件联调、功能验证、性能与功耗调优
2. 定位分析CPU内核相关功能异常、时序问题、接口兼容性问题，联动内部研发完成问题闭环与版本迭代
四：文档沉淀与客户赋能
1. 维护迭代硬件相关交付文档、集成指南、使用手册、FAQ、典型案例
2. 面向客户开展IP硬件集成、使用规范、设计注意事项等技术培训，沉淀标准化交付流程
3. 收集客户硬件适配痛点、功能诉求、兼容性及稳定性问题，同步给IP研发团队，参与产品优化、版本迭代与质量复盘，持续提升IP可集成性与稳定性

任职要求
一：学历背景
本科及以上学历，微电子、集成电路、电子信息等相关专业，1-3年IC设计、CPU IP、SoC集成、前端验证相关AE/FAE或设计经验。
二：核心技能
1. 熟悉RISC-V CPU架构基本原理、总线架构（AHB/APB/AXI）、中断、异常、时钟复位、功耗控制等硬件机制
2. 熟练掌握Verilog RTL，具备SoC/CPU IP集成、仿真、综合、时序基础；熟悉主流EDA工具基本使用，能够独立排查IP集成、接口、配置及常规时序问题
3. 了解芯片前端设计、验证、DFT、后端基础流程，能够全程跟进客户芯片研发交付流程
三：综合素质
1. 具备良好的客户沟通、方案表达与问题攻坚能力
2. 逻辑清晰、抗压性强，可多项目并行推进
3. 具备良好的技术文档撰写、复盘沉淀与客户服务意识
优先条件
1. 有RISC-V/ARM CPU IP、MCU、SoC IP硬件AE/FAE经验者优先
2. 有芯片前端设计、模块验证、IP交付支持经验者优先
3. 熟悉主流RISC-V/ARM内核架构与设计特性者优先