锦鲤求职岗位描述
岗位职责
1、负责完成模块级（Block Level）或中小规模芯片从逻辑综合（Synthesis）、布局规划（Floorplan）、布局（Placement）、时钟树综合（CTS）到布线（Routing）和物理验证（DRC/LVS）的完整流程； 2、进行静态时序分析（STA） 和时序收敛（Timing Closure），能够独立分析并解决常见的时序违例； 3、完成功耗、压降（IR Drop）和信号完整性（SI） 等基本分析，并能反馈优化建议； 4、使用行业主流EDA工具（如Synopsys的Fusion Compiler, IC Compiler II, PrimeTime; Cadence的Innovus, Tempus等），利用TCL、Perl、Python等脚本语言进行任务自动化，提升设计效率，具备初步的流程脚本开发和优化能力； 5、与前端设计工程师密切沟通，反馈物理实现阶段发现的时序、面积、功耗等问题，并协同优化。支持测试（DFT）和模拟混合信号（AMS）等团队的协同设计需求，能够识别并上报设计中的潜在风险。