数字IC设计高级主任工程师

岗位职责
1、负责 Digital Top RTL：TX-RX datapath、lane control、clock reset、power state、loopback、status error monitor。
2、负责 Calibration Controller：TX bias PAM4 level FFE tap impedance，RX CTLE VGA slicer Threshold offset TIA gain，PLL VCO PI CDR 相关校准控制。
3、负责 Deskew Elastic Buffer Lane Alignment，用于 4G 多芯光纤并行链路和多 lane 系统。
4、负责 PRBS7-9-15-23-31 Pattern Generator Checker、BER Counter、Near-Far-end Loopback、lane bypass、fault injection 等 BIST 功能。
5、负责 CSR 与外部接口：SPI、I2C、MDIO、UART、GPIO、Interrupt、OTP trim load、debug register、版本-ID 寄存器。
6、熟悉 PCS PMA PMD接口概念，能够正确划分光互连电芯片与 Host 之间的功能边界。
7、完成 RTL simulation、lint、CDC-RDC、synthesis-STA constraint 定义并与数字后端工程师交接。

任职要求
1、硕士及以上学历，微电子、集成电路、电子工程等相关专业。
2、经验： 6-10 年以上数字 PHY、高速接口、FPGA 经验。
3、要求：独立负责过 Mixed-Signal SoC 数字前端（使用过 FPGA 高速 Transceiver 完成>=25G 链路验证优先）。

工作地点
中国,江苏,无锡市