Digital Design Engineer （Shitong)(J11900)

让 AI 辅助填写这个岗位的官网网申

使用同一份求职档案填写教育、实习与项目经历；登录、验证码和缺失信息由你处理，最终提交前请本人核对确认。

当前公开岗位库收录豪威集团 74 个在招校招岗位。岗位数量与状态以企业官网为准。

是否提交成功以企业官网回执或申请记录为准。

岗位职责
1.负责模块设计，撰写文档
2.负责制定模块验证计划、仿真及分析验证覆盖率
3.负责synthesis等design flow方面的工作
4.负责模块的FPGA原型验证

岗位要求
任职资格
1.熟悉计算机体系结构，熟悉ASIC设计流程
2.熟练掌握Verilog硬件设计语言、RTL设计方法学，熟练使用各种常用的仿真工具
3.理解逻辑综合、时序分析、形式验证等基本概念
4.熟练掌握C/C++语言，能使用C语言对硬件建模，协同硬件仿真

先核对岗位要求与自己的经历，再准备档案、投递和面试。