岗位描述
岗位职责:
负责数字芯片模块级详细设计、性能分析、RTL实现、逻辑综合、设计交付质量把控
支持验证团队完成验证计划制定、验证问题定位、验证覆盖率分析
任职要求:
3年以上ASIC或FPGA数字前端设计经验
掌握Verilog语言,了解SystemVerilog,熟悉ASIC或FPGA前端设计开发工具
有以下任意一项相关经验者优先:
网卡(PCIe、CXL、VirtIO、RDMA、InfiniBand、RoCE)
络(Ethernet、TCP/IP、交换、路由)
存储(NVMe)
这个岗位发布时间较早(或官网没写发布日期),可能已经招满,投递前先到官网确认。
岗位职责:
负责数字芯片模块级详细设计、性能分析、RTL实现、逻辑综合、设计交付质量把控
支持验证团队完成验证计划制定、验证问题定位、验证覆盖率分析
任职要求:
3年以上ASIC或FPGA数字前端设计经验
掌握Verilog语言,了解SystemVerilog,熟悉ASIC或FPGA前端设计开发工具
有以下任意一项相关经验者优先:
网卡(PCIe、CXL、VirtIO、RDMA、InfiniBand、RoCE)
络(Ethernet、TCP/IP、交换、路由)
存储(NVMe)
先核对岗位要求与自己的经历,再准备档案、投递和面试。