数字后端工程师【27届校招】

让 AI 辅助填写这个岗位的官网网申

使用同一份求职档案填写教育、实习与项目经历；登录、验证码和缺失信息由你处理，最终提交前请本人核对确认。

当前公开岗位库收录思特威 64 个在招校招岗位。岗位数量与状态以企业官网为准。

是否提交成功以企业官网回执或申请记录为准。

岗位职责:

1. 根据工艺正确准备环境数据；

2. Floorplan，数字自动布局布线；

3. 静态时序分析；

4. 物理验证DRC，LVS，ANT。

5. 功耗分析；

6. 根据实际需求进行一些数据评估；

岗位要求:

1. 熟悉数字集成电路后端设计verilog到GDS流程和方法;

2. 熟悉数字物理验证DRC LVS ANT等方法；

3. 熟悉静态时序分析方法；

4. 熟悉TCL或perl语言；

5. 熟悉数字后端的主流EDA工具使用，DC，ICC，innovus，PT等，有使用经验更优；

6. 硕士.电子类、集成电路、物理等相关专业。

先核对岗位要求与自己的经历，再准备档案、投递和面试。