中菌微电子2027届校招岗位

岗位职责 1. 流程框架设计与开发： 负责公司内部流程框架spec 制定和详细设计、开发与维护 制定详细的流程规范（spec），并持续优化改进，以提升设计效率和质量 根据业务需求，对现有流程框架进行功能增强，实现自动化和智能化 2. 代码开发与维护： 响应用户和项目组提出的流程改进需求，进行代码改造和维护，解决

本科 · 查看完整岗位与申请入口 →

岗位职责 1. 参与并口高速接口PHY的微架构设计与RTL代码实现； 2. 协助完成数字设计的LINT检查、CDC（跨时钟域）等质量检查； 3. 配合验证团队，参与实验室板级调试与系统性能测试； 4. 协助软件及系统团队进行问题定位、系统联调与性能优化； 5. 撰写并维护相关设计文档与测试报告。 岗位要求 1. 20

本科 · 查看完整岗位与申请入口 →

岗位职责 1. 参与前沿工艺下（如FinFet）LPDDR4/5、HBM及其他高速存储接口PHY IP的模块级电路设计、仿真与验证； 2. 参与Chiplet接口相关模块级电路设计仿真，支持高速数据传输链路的设计与优化； 3. 与版图设计工程师密切协作，完成关键电路的版图设计指导，包括寄生效应、串扰隔离、供电及偏置分布

本科 · 查看完整岗位与申请入口 →

岗位职责 1. 参与高速接口IP模块数字设计，制定设计需求，确定设计方案，并负责 RTL 实现； 2. 协助验证团队完成 IP验证相关工作； 3. 参与SDC的编写实现，完成RTL的lint以及cdc检查； 4. 配合中后端团队完成芯片实现相关工作； 5. 撰写文档，支持AE人员解决客户需求问题； 6. 参与回片测试方

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 1. 负责接口类PHY IP的模拟电路微架构设计和实现; 2. 负责接口类PHY IP的模拟电路的开发和交付，达到相应PPA指标； 3. 参与市场竞争分析、路线图规划及产品定义； 4. 协助版图团队完成PHY IP的物理实现，时序收敛； 5. 协助测试片的设计实现、封装设计、测试板设计、硅后Bring

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 1. 参与AI算力芯片、ISP、CPU、NPU、多媒体、Camera及高速接口（PCIe、USB、MIPI、Ethernet等）子系统的软件验证工作。 2. 在导师指导下参与FPGA/EMU平台验证环境搭建、测试用例开发与功能验证。 3. 参与芯片Bring-up、驱动调试及基础功能验证，协助定位软件与硬件问

本科 · 查看完整岗位与申请入口 →

岗位职责 1、参与IP模块或SoC数字设计，根据设计需求，确定设计方案，并负责 RTL 实现； 2、配合验证团队完成 IP、芯片验证相关工作； 3、配合或参与 FPGA 验证； 4、模块级时序约束、综合、STA 检查等； 5、配合后端团队完成芯片实现相关工作； 6、撰写文档，协助软件验证人员解决设计问题。 岗位要求

本科 · 查看完整岗位与申请入口 →

岗位职责 1、负责模块或系统级验证； 2、负责验证方案和策略的制定，验证feature提取，并进行评审； 3、负责验证环境搭建，验证用例开发以及验证执行； 4、负责验证过程中的问题定位和追踪，与设计配合解决问题； 5、负责覆盖率收集及分析，验证质量活动，保证验证的完备性； 6、输出验证过程中的评审文档，以及质量活动文档

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 1. 负责芯片封装级的信号完整性（SI）与电源完整性（PI）的基础分析及优化建议； 2. 执行封装/系统级的SI/PI仿真分析，提取插入损耗、回波损耗、TDR、眼图、DC IR、PDN 阻抗、AC纹波等参数，协助封装设计工程师优化设计细节，指导版图实现，并撰写仿真报告； 3. 参与芯片管脚排布规划及封装设计评

硕士 · 查看完整岗位与申请入口 →

岗位职责 方向一：Thermal工程师（芯片封装热设计方向） 一、工作职责 • 芯片级热架构设计：负责2D、2.5D、3D封装等的芯片级热架构设计，优化Die-to-Die、Die-to-Substrate的热传递路径，确保结温（Tj）满足要求。 • 封装热阻建模与优化：建立封装热阻网络模型（Rjc、Rja、Rjb

硕士 · 查看完整岗位与申请入口 →

岗位职责 1. 负责全芯片的可测试性设计（DFT）实施和验证，包括MBIST\SCAN\JTAG\IP test等。 2. 负责DFT相关设计的综合、形式验证及时序约束，并协助后端完成DFT相关时序收敛，功耗分析，压降分析等 3. 负责ATE测试向量的生成和硅后测试向量调试。 岗位要求 1. 微电子、集成电路、电子电

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 1. 负责全芯片布局及物理模块划分，从netlist到GDS的物理设计流程，包括PR、STA、PV、PA等工作 2. 负责各个模块形状、利用率的规划及端口摆放 3. 负责芯片的静态时序分析、功耗压降分析及物理验证等 4. 结合系统要求，与数字前端工程师配合完成高质量的物理版图规划，实现前后端的设计收敛和优化

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 1. 负责RTL到网表的逻辑综合流程，包括综合策略制定、时序优化、面积与功耗平衡，输出高质量门级网表。 2. 负责SDC时序约束的开发与验证，包括时钟定义、IO约束、假路径/多周期路径设置，确保约束的准确性与完备性。 3. 负责芯片的静态时序分析（STA），包括setup/hold违例分析、时序收敛、OCV/

硕士 · 查看完整岗位与申请入口 →