中菌微电子招聘

岗位职责 1. 芯片封装方案评估与选型。包括 基板 封装 厂能力 评估， B OM 制定，封装尺寸/叠层制定， ballmap 排布 ，设计细节沟通 等。 2. 与公司内部及客户的后端团队协同进行 bump 的选型，排布和审核。 3. 高速 Serdes，DDR，HBM phy 的设计迭代。 IP 相关的封装开发。 3

本科 · 查看完整岗位与申请入口 →

岗位职责 1. 负责建立和优化STD flow（标准单元库流程），涵盖不同工艺节点（如5nm、7nm、14nm、28nm等），确保流程的高效性和准确性。 2. 主导整套标准单元库的制作，包括但不限于STD的电路设计和仿真工作，确保单元库的性能和功能符合芯片设计要求。 3. 建立 flow，包括运行liberty，处理n

本科 · 查看完整岗位与申请入口 →

岗位职责 1.负责全芯片的测试计划和测试结构定义 2.从事DFT设计流程改进、DFT的实现和验证，包括MBIST/SCAN/Boundary scan等 3.负责DFT相关的形成验证及时序约束，并协助后端完成DFT相关时序收敛，功耗分析，压降分析等 4.芯片Bringup 5.团队管理 岗位要求 1.认真细致的工作态

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 职位描述： 1. 负责信号完整性和电源完整性的分析和优化。 2. 完成封装/系统级SIPI仿真分析，对插损/回损/TDR/眼图等进行提取，帮助封装设计师优化设计细节，指导layout实现，撰写仿真报告。 3. 参与封装ballmap排布规划与封装设计检视。 4. 帮助内部设计团队和外部客户制定合理的SIPI标

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 1. 负责自研SERDES IP全流程验证，包含验证方案设计、UVM Testbench搭建、仿真调试、异常场景覆盖及功能/代码覆盖率收敛、质量活动，输出验证报告，完成验证闭环。 2. 负责定位协议交互、数据传输、时序匹配等问题，推动设计优化与BUG闭环，确保IP协议、性能符合spec。 3. 负责客户侧SE

本科 · 查看完整岗位与申请入口 →

岗位职责 1、产品规划与策略制定: A.负责Serdes、LPDDR、HBM、UCIE等高速接口IP的路线图规划及市场发展策略制定； B.进行市场需求分析、预测及竞争分析，撰写市场分析报告，识别市场机会和潜在风险，明确产品定位，制定差异化竞争策略。 2、产品定义与需求管理： A.根据市场需求和技术发展趋势，定义新产品

本科 · 查看完整岗位与申请入口 →

岗位职责 - 负责前沿工艺和规格 LPDDR4/5, HBM 及其他高速存储接口PHY IP进行模块级规格制定及电路设计仿真等； - 负责Chiplet接口模块级规格制定及电路设计仿真； - 与版图设计工程师进行协作并指导关键电路的版图设计； - 支持封装工程师进行先进封装设计及SI/PI仿真； - 支持硬件和测试工程

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 1，负责芯片级时序签核工作，确保设计满足时序要求； 2，与前端团队协作调试 SDC（时序约束）文件，完成模块级与全芯片级 SDC 的整合； 3，与后端及 DFT（可测试性设计）工程师协作，讨论并优化时钟树结构； 4，维护、开发及优化 STA（静态时序分析）流程，提升时序分析的效率与准确性； 5，负责顶层 ST

本科 · 查看完整岗位与申请入口 →

岗位职责 1，负责芯片从网表到 GDS 阶段的物理验证工作，包括 DRC、LVS、ERC, PERC, DFM等； 2，参与验证流程的开发与优化，提升验证效率和准确性； 3，与定制版图设计团队紧密协作，确保定制设计在物理实现阶段集成阶段安全可靠, 完成相关检查和签核； 4，快速定位并解决物理验证过程中发现的问题，提供详

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 1，负责芯片从网表到 GDS 阶段的Power/IR/EM分析和签核工作, Die model 提取； 2，规划和设计电源网络，优化电源完整性，保障电源网络的可靠性与效率； 3，参与低功耗设计流程，提供功耗优化建议, 辅助后端完成相关单元分析和选型； 4，开展功耗仿真，建立功耗模型，分析不同工作模式下的功耗表

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 岗位职责： 1. 数字IC后端Block/子系统/TOP级全流程APR物理实现，独立完成Netlist到GDSII；重点在PCIe/DDR/SerDes/CMN/NOC/CPU/NPU等高频高性能block后端实现，能熟练完成Special Tree定制时钟树设计优化、布局布线、STA时序收敛、IR/EM功

本科 · 查看完整岗位与申请入口 →

岗位职责 1. 参与并口高速接口PHY的微架构设计与RTL代码实现； 2. 协助完成数字设计的LINT检查、CDC（跨时钟域）等质量检查； 3. 配合验证团队，参与实验室板级调试与系统性能测试； 4. 协助软件及系统团队进行问题定位、系统联调与性能优化； 5. 撰写并维护相关设计文档与测试报告。 岗位要求 1. 20

本科 · 查看完整岗位与申请入口 →

岗位职责 1. 参与前沿工艺下（如FinFet）LPDDR4/5、HBM及其他高速存储接口PHY IP的模块级电路设计、仿真与验证； 2. 参与Chiplet接口相关模块级电路设计仿真，支持高速数据传输链路的设计与优化； 3. 与版图设计工程师密切协作，完成关键电路的版图设计指导，包括寄生效应、串扰隔离、供电及偏置分布

本科 · 查看完整岗位与申请入口 →

岗位职责 1. 参与高速接口IP模块数字设计，制定设计需求，确定设计方案，并负责 RTL 实现； 2. 协助验证团队完成 IP验证相关工作； 3. 参与SDC的编写实现，完成RTL的lint以及cdc检查； 4. 配合中后端团队完成芯片实现相关工作； 5. 撰写文档，支持AE人员解决客户需求问题； 6. 参与回片测试方

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 1. 负责接口类PHY IP的模拟电路微架构设计和实现; 2. 负责接口类PHY IP的模拟电路的开发和交付，达到相应PPA指标； 3. 参与市场竞争分析、路线图规划及产品定义； 4. 协助版图团队完成PHY IP的物理实现，时序收敛； 5. 协助测试片的设计实现、封装设计、测试板设计、硅后Bring

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 1. 参与AI算力芯片、ISP、CPU、NPU、多媒体、Camera及高速接口（PCIe、USB、MIPI、Ethernet等）子系统的软件验证工作。 2. 在导师指导下参与FPGA/EMU平台验证环境搭建、测试用例开发与功能验证。 3. 参与芯片Bring-up、驱动调试及基础功能验证，协助定位软件与硬件问

本科 · 查看完整岗位与申请入口 →

岗位职责 1、参与IP模块或SoC数字设计，根据设计需求，确定设计方案，并负责 RTL 实现； 2、配合验证团队完成 IP、芯片验证相关工作； 3、配合或参与 FPGA 验证； 4、模块级时序约束、综合、STA 检查等； 5、配合后端团队完成芯片实现相关工作； 6、撰写文档，协助软件验证人员解决设计问题。 岗位要求

本科 · 查看完整岗位与申请入口 →

岗位职责 1、负责模块或系统级验证； 2、负责验证方案和策略的制定，验证feature提取，并进行评审； 3、负责验证环境搭建，验证用例开发以及验证执行； 4、负责验证过程中的问题定位和追踪，与设计配合解决问题； 5、负责覆盖率收集及分析，验证质量活动，保证验证的完备性； 6、输出验证过程中的评审文档，以及质量活动文档

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 1. 负责芯片封装级的信号完整性（SI）与电源完整性（PI）的基础分析及优化建议； 2. 执行封装/系统级的SI/PI仿真分析，提取插入损耗、回波损耗、TDR、眼图、DC IR、PDN 阻抗、AC纹波等参数，协助封装设计工程师优化设计细节，指导版图实现，并撰写仿真报告； 3. 参与芯片管脚排布规划及封装设计评

硕士 · 查看完整岗位与申请入口 →

岗位职责 方向一：Thermal工程师（芯片封装热设计方向） 一、工作职责 • 芯片级热架构设计：负责2D、2.5D、3D封装等的芯片级热架构设计，优化Die-to-Die、Die-to-Substrate的热传递路径，确保结温（Tj）满足要求。 • 封装热阻建模与优化：建立封装热阻网络模型（Rjc、Rja、Rjb

硕士 · 查看完整岗位与申请入口 →

岗位职责 1. 负责全芯片的可测试性设计（DFT）实施和验证，包括MBIST\SCAN\JTAG\IP test等。 2. 负责DFT相关设计的综合、形式验证及时序约束，并协助后端完成DFT相关时序收敛，功耗分析，压降分析等 3. 负责ATE测试向量的生成和硅后测试向量调试。 岗位要求 1. 微电子、集成电路、电子电

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 1. 负责全芯片布局及物理模块划分，从netlist到GDS的物理设计流程，包括PR、STA、PV、PA等工作 2. 负责各个模块形状、利用率的规划及端口摆放 3. 负责芯片的静态时序分析、功耗压降分析及物理验证等 4. 结合系统要求，与数字前端工程师配合完成高质量的物理版图规划，实现前后端的设计收敛和优化

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 1. 负责RTL到网表的逻辑综合流程，包括综合策略制定、时序优化、面积与功耗平衡，输出高质量门级网表。 2. 负责SDC时序约束的开发与验证，包括时钟定义、IO约束、假路径/多周期路径设置，确保约束的准确性与完备性。 3. 负责芯片的静态时序分析（STA），包括setup/hold违例分析、时序收敛、OCV/

硕士 · 查看完整岗位与申请入口 →