岗位描述
经验要求 :3年以上芯片数字开发经验
工作地点 :杭州
岗位职责
1. 负责通信数字IP各功能模块的micro-architecture设计、RTL实现与交付
2. 编写设计规格文档,主导或参与质量评审
3. 负责需求确认、规格对齐,接口文档交付、验证计划review与覆盖率收敛等
4. 支持FPGA验证与silicon bring-up问题定位,参与突发问题的攻关闭环
5. 参与模块级低功耗设计与PPA优化
6. 参与无线通信协议合规相关的IP实现与迭代
任职要求
1. 微电子、电子信息、通信工程等相关专业本科及以上学历,3年以上数字IC前端设计经验
2. 扎实的RTL设计能力:精通Verilog/SystemVerilog,掌握跨时钟域设计、低功耗设计等基础知识
3. 熟悉数字IC设计全流程:功能仿真、综合、STA、功耗分析、lint/CDC检查
4. 具备良好的文档能力与跨团队沟通意识,能主动与上下游对齐接口与交付
5. 有完整模块级或IP级从spec到tapeout的交付经验
6. FPGA或silicon bring-up/debug实战经验
7. Python/Perl/TCL脚本能力;
8. 加分项 :
- 通信系统背景:熟悉数字通信原理(调制解调、同步、信道估计、收发链路等),有通信基带/连接类SoC数字设计经验
- 无线连接协议经验(UWB/BLE/WiFi/802.15.4等任一)