芯片架构建模与性能仿真研究岗

职位描述：

1.面向下一代芯片与计算系统，参与架构建模、性能仿真与 Design Space Exploration（DSE）相关的核心研究工作；

2.从真实及未来 Workload 出发，分析 CPU、GPU/NPU、Cache、Memory、Interconnect/NoC、IO 等关键系统瓶颈，产出量化分析与架构优化建议；

3.开发、维护并演进架构级性能模型与仿真平台（gem5、自研 Simulator、Analytical Model 等），对架构方案、微架构设计与系统参数进行量化评估；

4.在资深专家指导下，使用 execution-driven / trace-driven / cycle-level / transaction-level 等方法快速验证 Architecture Hypothesis；

5.参与模型与 RTL、Emulation、FPGA 或实际 Silicon 数据的关联校准，持续提升模型预测精度；

6.与系统软件、Compiler/Runtime、应用团队协作，参与 Workload-Software-Hardware 联合优化；

7.跟踪体系结构领域前沿（ISCA/MICRO/HPCA/DAC 等），输出技术研究报告，支撑部门前瞻技术判断。

任职资格：

1.27届应届博士，计算机科学与技术、软件工程、集成电路、电子信息、微电子等相关专业（数字电路/计算机系统结构方向优先）；

2.扎实的 Computer Architecture 基础，博士课题或研究方向涉及以下至少一个领域：CPU/GPU/NPU 架构与微架构、Memory； 3.System、Cache/Coherency、Interconnect/NoC、异构计算、体系结构性能建模与仿真；

4.具备实打实的 Hands-on 能力：有亲手搭建、修改或扩展性能模型/仿真器的科研或项目经历（如基于 gem5 的定制建模），而非仅使用现成工具跑实验；

5.熟练使用 C/C++、Python，具备良好的代码工程能力、实验设计与数据分析能力；

6.熟悉以下技术路线中的一种或多种：gem5、SystemC、RISC-V 生态（Chipyard/OpenHW 等）、trace-driven / execution-driven modeling、Analytical Modeling；

7.具备良好的学术素养与技术判断力，能阅读并复现领域顶会论文，在性能、功耗、面积、带宽、延迟等约束间做 Trade-off 分析；

8.英文读写流利（能无障碍阅读 Spec/论文/源码文档），具备较强的自驱力与团队协作意识。

加分项

1.在 ISCA、MICRO、HPCA、ASPLOS、DAC、ICCAD 等体系结构/EDA 顶会顶刊发表论文，或有一作/共一高水平期刊会议论文；

2.有 RISC-V 处理器相关的科研或开源贡献（gem5、Chipyard、Rocket/BOOM、开源核定制等 GitHub 可查证）；

3.有 Microarchitecture 建模、RTL/Chisel/Verilog、FPGA 原型或 Synthesis/PPA 相关经验；

4.有 CPU/GPU/NPU/AI 加速器头部企业或研究院实习经历（架构建模、性能分析、Pre/Post-Silicon Correlation 方向优先）；

5.有 Workload Characterization、Benchmark 构建、Compiler/Runtime、AI/HPC 应用相关经验；

6.获国家级奖学金、ACM/ICPC/Kaggle 等竞赛奖项。