智算处理器SoC设计工程师

岗位职责：

1. NoC片上网络设计与落地：负责SoC片上网络（NoC）子系统设计，完成拓扑选型、路由仲裁、数据通路规划及RTL设计、仿真调试，匹配NPU异构算力高带宽、低延迟的传输需求。

2. 片上存储体系设计与优化：负责SoC片上存储架构设计，统筹SRAM、Cache、片上Buffer等存储资源的规划与适配，结合大模型推理、张量计算特性，优化存储带宽、容量与时序，解决算力场景下的存储访问瓶颈。

3. 系统集成与数据流打通：负责NoC与AMBA总线、NPU、外设及存储模块的对接集成，梳理跨模块交互约束，打通系统级数据流，解决总线互联、数据同步、传输冲突等问题，保障系统稳定运行。

4. 性能、时序与功耗优化：针对NoC传输、片上存储访问的带宽、延迟、功耗等核心指标做专项优化，独立完成时序收敛、跨时钟域处理，配合低功耗设计，实现PPA最优平衡。

5. 问题攻坚与项目迭代：负责NoC、存储子系统各类设计、仿真、测试问题的定位与闭环，跟进FPGA原型验证、流片回片及量产调试，持续迭代优化设计方案。

任职要求：

1.微电子、集成电路、电子科学与技术、通信工程等相关专业，硕士及以上学历，5年及以上数字IC/AI SoC前端设计经验。

2.熟练掌握AI芯片NoC片上网络设计，精通常见NoC拓扑、路由、仲裁机制，熟悉AI芯片高并发、高带宽的数据传输特性。

3.熟练掌握片上SRAM、Cache、Buffer等存储单元的架构设计、读写控制、时序优化，精通AI场景下存储带宽与容量优化方法。

4.熟悉AI SoC完整研发流程，熟练掌握前端设计、仿真、时序检查、功耗优化全流程，能够独立承担复杂模块的设计与攻坚工作。

5.熟悉AI SoC异构架构，了解NPU张量计算、数据搬运、模型推理的硬件特性，能够结合AI算力场景针对性优化NoC传输通路和存储访问策略。

6.熟悉芯片低功耗设计基本流程，了解UPF功耗控制策略，能够配合完成NoC、存储模块的低功耗优化；掌握Python、Tcl脚本编写能力，可独立搭建模块自动化仿真、数据分析脚本。

7.熟悉DDR、高速接口与片上互联、存储的协同适配逻辑，具备AI芯片带宽瓶颈排查与优化实战经验。