智算处理器 固件DDR Platform开发和优化工程师

岗位职责：

1、负责DDR5内存底层固件、控制器驱动的开发、调试与优化工作，独立完成DDR5控制器的初始化流程设计、代码实现与功能验证，保障内存上电稳定启动、正常读写运行。

2、主导DDR5内存训练流程开发与调优，包含时序校准、阻抗匹配、读写均衡、电压调节、CA/DB训练、延迟参数优化等核心功能，解决内存开机训练失败、稳定性差、兼容性差等问题。

3、深入研读JEDEC DDR5官方规范，严格遵循规范要求完成驱动代码开发、参数配置与功能迭代，精准适配各类DDR5颗粒、模组硬件特性。

4、负责DDR5内存系统稳定性、性能优化工作，针对高低温、高低压、高频运行等场景进行测试调试，解决内存掉速、报错、死机、兼容性异常等底层问题。

5、配合硬件团队完成DDR5硬件原理图、PCB评审，提供底层驱动适配方案，提前规避硬件设计带来的内存兼容性、稳定性风险。

6、负责DDR5相关技术文档、驱动代码注释、调试日志、适配手册的编写与维护，沉淀底层驱动开发、调优经验，支撑项目迭代与团队技术积累。

7、对接系统上层固件、驱动团队，完成DDR5底层驱动与系统框架的适配联调，配合整机功能测试、量产测试，解决量产阶段内存相关问题。

任职要求：

1、硕士及以上学历，电子、微电子、计算机、通信、自动化等相关专业，5年及以上DDR底层固件/驱动开发实战经验，精通DDR5开发，熟悉DDR5完整规范，有完整DDR5项目落地经验优先。

2、熟练掌握DDR5控制器初始化、完整训练流程原理，精通DDR5时序、阻抗、电压、频率等核心参数配置与调优逻辑，能够独立完成DDR5底层驱动开发、调试与问题定位。

3、熟悉JEDEC DDR5标准规范，清晰掌握DDR5相较于DDR4的架构差异、新增功能（如On-die ECC、PMIC电源管理、CRC校验、并行训练等）及适配要点。

4、精通C语言嵌入式底层开发，熟悉ARM/RISC-V架构固件开发，熟悉裸机/RTOS底层驱动开发流程，具备扎实的底层代码调试能力。

5、熟练使用示波器、逻辑分析仪、内存测试工具，能够精准定位DDR5时序异常、信号完整性问题、训练异常、数据读写错误等底层软硬件问题。

6、深刻理解内存工作原理、SDRAM架构、内存读写机制、总线时序，具备独立排查内存稳定性、兼容性、性能问题的能力。