锦鲤求职岗位描述
岗位职责
1、负责数据流AI芯片核心模块（数据流计算阵列、脉动阵列、算子流水线、片上数据流转网络、权重/激活缓存、张量存储单元、配置控制通路、低功耗模块）的验证方案制定、验证计划拆解与全流程落地；
2、根据数据流架构规格与微架构设计，搭建可复用UVM验证平台，独立完成agent、driver、monitor、scoreboard、数据流参考模型、异常检测逻辑等组件开发与迭代优化；
3、针对数据驱动执行、静态/动态数据流调度、算子流水线并行、片上数据直通流转、权重复用、数据流图DAG映射等核心特性，设计全覆盖测试用例，包含常规功能、边界极值、数据背压、流水线冲刷、高并发数据流、异常断流/重流场景，推动功能覆盖率、代码覆盖率高效收敛；
4、负责仿真报错、数据流卡顿、数据错漏、流水线冲突、跨阵列数据同步等问题的波形分析与根因定位，协同设计团队完成缺陷修复、回归闭环，保障数据流芯片功能与时序正确性；
5、独立编写和维护验证方案、测试报告、覆盖率分析报告、风险清单等技术文档，保证验证流程标准化、可追溯、可复用；
6、持续跟进数据流架构、AI推理芯片、脉动阵列前沿技术，优化验证环境架构、提升仿真效率、构建数据流专属自动化回归与检查机制。
任职要求
1、本科及以上学历，微电子、集成电路、电子信息、计算机等相关专业，2年及以上数据流/AI推理芯片/脉动阵列芯片数字验证经验；
2、理解数据流架构核心原理，掌握数据驱动执行机制、算子流水线并行、片上数据流转、脉动阵列计算逻辑，熟悉AI芯片推理基本流程，有数据流芯片实战验证经验优先；
3、精通UVM验证方法学，能够独立从零搭建模块级/子系统级UVM验证环境，具备环境优化、组件复用、平台迭代能力；
4、精通SystemVerilog、熟练掌握Verilog，数字电路、时序逻辑基础扎实，能够独立阅读、分析复杂流水线RTL代码；
5、熟悉数字芯片前端验证全流程，熟练使用VCS/Xcelium、Verdi、覆盖率工具等主流仿真调试工具；
6、逻辑思维清晰，擅长流水线、数据交互类问题根因分析，工作严谨负责，具备良好的跨团
队沟通协作能力与规范的文档输出能力。
优先条件
1、有数据流AI芯片、脉动阵列芯片、NPU推理芯片、空间并行架构芯片完整验证经验；
2、熟悉CNN/Transformer基本算子原理，了解数据流图DAG编译、算子映射、片上数据复用机制；
3、具备低功耗验证、形式化验证、自动化仿真回归脚本开发经验；
4、精通AXI/AXI-Stream等高速总线，有张量缓存、片上互连网络、高速数据接口验证经验；
5、有子系统级、整芯片数据流联动验证经验者优先。