岗位描述
岗位职责
1.芯片封装版图与基板设计:负责AI算力芯片的Ball-map/Bump-map设计与DRC检查;参与先进封装(如2.5D/3D/3.5D、CoWoS 等)Substrate基板及硅中介层(Silicon Interposer)的Layout设计与评审,确保满足电气性能与可制造性要求。
2.参与系统级PCB设计与验证:主导芯片参考设计、系统开发板、EVB(评估板)及Auto-SLT测试PCB的Layout设计;输出Gerber、SMT坐标等生产文件,完成EQ(工程确认)沟通,并负责相关Socket的结构、性能及工艺确认。
3. 多物理场仿真与协同优化:与SI/PI(信号/电源完整性)团队紧密协同,进行高速信号(如DDR、PCIe等)的阻抗控制、差分走线及电源网络优化;配合热仿真与应力仿真团队,根据反馈结果优化封装结构与基板叠层设计。
4. 技术文档与规范制定:编写并维护芯片Design Guide、封装Checklist、外形图(Outline Drawing)及引脚定义图(Pinout Diagram)等核心技术文档;沉淀设计经验,持续优化内部封装设计库与标准化流程。
5. 项目评估与客户支持:参与新项目的可行性评估与设计评审,提供有竞争力的封装方案;
6. 为内部团队及外部客户提供技术支持与培训,协同封测厂(OSAT)及基板厂解决试制与量产过程中的设计与工艺问题。
岗位要求
1. 学历与专业背景:本科及以上学历,微电子、电子科学与技术、集成电路、电子信息工程等相关专业;
2. 具有5年以上封装Layout或高速PCB设计经验,有AI算力芯片、GPU或先进封装(Chiplet/2.5D/3D)项目经验者优先。
3. EDA工具与专业技能:精通业内主流封装及PCB设计软件(如Cadence APD/SIP、Allegro、Mentor Xpedition等);
4. 熟悉基板厂及封装厂的设计规则与制造工艺(DFM),具备独立完成复杂基板Layout及Bump规划的能力。
5. 信号与电源完整性:深刻理解SI/PI设计原则,熟悉DDR/LPDDR、PCIe、MIPI等高速数字接口的布线规范;熟练使用SI、Ansys SIwave等工具进行阻抗计算与仿真验证者优先。
6. 文档与沟通能力:具备优秀的技术文档撰写能力,能独立输出高质量的设计规范与指导书;具有跨部门协作能力,能高效对接芯片设计、仿真、测试及外部供应链团队。
7. 综合素质:工作严谨细致,具备较强的逻辑分析和问题解决能力;抗压能力强,对AI芯片前沿技术充满热情,具备良好的英语读写能力。