FPGA IP 架构设计师

岗位职责
1、负责FPGA AI推理IP整体架构设计、方案规划与迭代落地，主导CNN加速器、通用AI加速器、大语言模型及多模态模型FPGA加速IP的模块划分、数据流设计与性能优化。
2、负责FPGA AI加速器IP全流程研发，完成核心计算单元、缓存调度、数据搬运、算子适配及高低精度推理架构设计，保障IP高性能、低时延、高复用性。
3、结合大语言模型、多模态模型等现代AI的推理特性，完成模型轻量化适配、算子硬件化、推理链路优化，支撑各类AI模型的FPGA端侧、星载部署落地。
4、负责FPGA IP标准化、模块化架构搭建，制定开发与接口规范，优化IP兼容性与可复用性，支撑项目快速迭代。
5、联动算法、芯片、集成团队，完成算法硬件化、AI IP集成、软硬件协同设计与模型部署，解决架构与链路核心技术问题。
6、负责FPGA AI IP时序收敛、性能、功耗、资源优化，完成仿真验证、板级调试测试，输出标准化设计与测试文档。
7、跟踪FPGA AI加速、大模型硬件加速等前沿技术，牵头新一代FPGA AI IP架构与技术路线规划。

岗位要求
1、电子、微电子、通信、自动化、计算机、集成电路等相关专业，具备扎实的数字电路、FPGA架构与AI硬件加速理论基础。
2、具备丰富的FPGA架构设计与研发经验，拥有FPGA AI加速器IP从设计、开发、验证到落地的完整项目经验。
3、核心项目经历：主导或核心参与过FPGA AI加速器研发，必须完整落地过CNN加速器项目，熟悉CNN核心算子硬件加速实现。
4、熟练掌握Verilog/SystemVerilog，精通Xilinx/AMD FPGA开发流程，熟练完成时序分析、约束收敛、资源与功耗优化。
5、熟悉大语言模型、多模态模型等现代AI架构与推理机制，掌握模型量化、算子拆分、硬件适配等技术，有大模型FPGA加速部署经验者优先。
6、精通FPGA AI IP架构、并行计算、缓存与数据调度设计，具备独立完成复杂AI加速系统方案设计与选型能力。
7、有星载智能计算、边缘AI算力、高可靠FPGA系统或AI IP量产经验者优先。