岗位描述
岗位描述
1. 负责信号链 / 模拟前端 AFE、ADC/DAC、PGA、运放、基准源等模块架构、晶体管级电路设计与仿真验证;
2. 协同版图完成布局、匹配、屏蔽设计,前 / 后仿,保证噪声、线性度、功耗等 PPA 指标;
3. 主导芯片回片 bring-up、硅后调试,定位解决性能、可靠性问题,支撑量产;
4. 参与系统规格拆解、方案评审、技术文档输出,指导初级工程师;
资格条件
1. 具备信号链芯片完整流片 + 量产经验,精通 SAR/ΣΔ ADC等;
2. 熟练 Cadence Virtuoso、Spectre,熟悉噪声、失配、稳定性、corner 仿真,掌握 Verilog-A 建模优先;
3. 熟悉 CMOS 工艺等;
所需专业
微电子 / 集成电路 / 电子工程/计算机
招聘人数
1