数字验证工程师

工作职责
1.基于电路系统原理图与DRAM规格书从事全晶片功能数字验证
2. 熟读JEDEC DDR4 SPEC. 并使用Verilog仿真验证晶片功能
3. 编写全定制集成电路设计中模拟器件behavior model
4. 建构全晶片Verilog UVM验证环境及生成验证pattern

任职要求
1.硕士及以上学历，集成电路相关专业
2.了解数字电路(有内存/模拟电路经验者尤佳)
3.了解数字验证流程与工具Verilog/UVM环境
4.了解全晶片Timing 验证工具finesim/nanosim者优先
5.有程序语言经验如Perl或者Python者优先
6.有建构全晶片Verilog UVM验证环境经验者优先