锦鲤求职锦鲤求职

锐捷网络

27秋-连接器信号完整性工程师

让 AI 辅助填写这个岗位的官网网申

使用同一份求职档案填写教育、实习与项目经历;登录、验证码和缺失信息由你处理,最终提交前请本人核对确认。

当前公开岗位库收录 锐捷网络 76 个在招校招岗位。岗位数量与状态以企业官网为准。

也可以勾选下方同企业岗位,一起准备网申 →

是否提交成功以企业官网回执或申请记录为准。

岗位描述

岗位职责:

1、负责网络硬件产品中连接器的电气与 SI 设计,参与连接器的 SI/PI(信号/电源完整性)仿真及优化迭代。

2、负责连接器链路建模与系统级 SI/PI 协同设计,与 ASIC SerDes、PCB、线缆联合仿真,定义损耗预算、阻抗目标与眼图裕量。

3、配合结构/工艺团队进行连接器的阻抗匹配、插入损耗、串扰、眼图等仿真与测试验证。

4、跟踪连接器样品打样、测试验证及问题定位整改闭环。

5、参与供应商技术对接与量产导入,参与制定连接器规格书与检验标准,参与连接器产品 DFM/DFT 评审,推动制造质量与良率提升。

任职要求:

1、硕士及以上学历,电磁场与微波技术、通信工程等相关专业。

2、掌握电磁场理论、高速信号完整性(阻抗、插入损耗、串扰、眼图)等核心知识。

3、有高速连接器 / 背板连接器 / 光模块连接器相关课题或论文者优先。

4、熟练使用HFSS/CST/ANSYS等电磁仿真软件,有矢网测试调试或阻抗连续测试调试经验者优先。

5、有企业实习或横向项目经历(连接器设计、SI 仿真、可靠性测试)者优先。

电子/硬件开发方向的申请准备

先核对岗位要求与自己的经历,再准备档案、投递和面试。

阅读求职步骤与示例 →