数字芯片后端工程师（STA方向）（北京）

职位描述：

1，负责全芯片数字后端的静态时序分析（STA）与时序收敛（Timing Closure）工作，确保芯片满足时序、功耗、面积要求。

2，编写和维护时序约束（SDC），制定并优化Sign-off时序签核流程与方法学。

3，配合前端设计、物理实现（PR）、DFT、低功耗团队，定位并解决时序违例（Setup/Hold/CTS/IO等）。

4，负责ECO流程中的时序分析与修复，确保改版后时序signoff通过。

5，持续优化STA流程，开发自动化脚本（Tcl/Python），提升签核效率与准确性。

任职要求：

1，微电子，电子，通讯等相关专业，本科及以上学历。

2、5年以上数字后端相关经验，拥有先进工艺下的全芯片级别的STA signoff经验。

3，熟练使用主流的STA signoff工具PT，熟悉DC，ICC/ICC2/INNOVUS。

4、熟练使用Tcl，Perl，Python等脚本建立自动化流程。

5，具备团队协作精神，沟通能力强，能承受项目节点压力。

6，具备3DIC项目经验优先。